Nowoczesne układy FPGA firmy XILINX: seria VIRTEX. Dane referencyjne

Encyklopedia radioelektroniki i elektrotechniki / Zastosowanie mikroukładów

 Komentarze do artykułu

W 2014 roku amerykańska firma Xilinx obchodzi 30-lecie istnienia. Już na wczesnym etapie swojego istnienia, w 1984 roku, firma zaproponowała nowy rodzaj układów logicznych - programowalne przez użytkownika podstawowe kryształy macierzowe (Field Programmable Gate Array, czyli FPGA). Układy scalone dały projektantowi elektroniki korzyści ze standardowych podstawowych kryształów matrycowych, jednocześnie umożliwiając im projektowanie, konfigurowanie, debugowanie, naprawianie błędów i rekonfigurację układu scalonego w miejscu pracy. Dzięki temu poprawiła się elastyczność urządzenia, a czas wprowadzania gotowych produktów na rynek został znacznie skrócony. Jakie są dotychczasowe osiągnięcia Xilinx?

Wprowadzenie

Dzisiaj Xilinx wypuszcza kilka serii FPGA. Są one podzielone na FPGA – programowalne przez użytkownika podstawowe kryształy matrycowe – oraz CPLD (Complex Programmable Logic Devices) – złożone, programowalne urządzenia logiczne. W każdej serii - od jednej do kilku rodzin, zawierających z kolei mikroukłady różniące się pojemnością, prędkością i rodzajem opakowania (patrz rysunek). Główne cechy układów FPGA Xilinx (stan na początek 2004 r.):

• znaczna ilość zasobów: ponad 10 milionów bramek systemowych na chip;
• wysoka wydajność: częstotliwości systemowe powyżej 400 MHz;
• obiecująca technologia wytwarzania: standardy topologiczne do 90 nm, metalizacja dziewięciowarstwowa, w tym miedź;
• wysoce elastyczna architektura z wieloma cechami systemu: wewnętrzna rozproszona i blokowa pamięć RAM, logika szybkiego transferu, wewnętrzne bufory trzeciego stanu itp.;
• możliwość inicjalizacji i weryfikacji przez JTAG;
• możliwość programowania bezpośrednio w systemie;
• szeroki zakres: od niedrogich i stosunkowo prostych mikroukładów do realizacji wielkoskalowych projektów logicznych po bardzo złożone do tworzenia narzędzi do szybkiego cyfrowego przetwarzania sygnałów, modelowania i prototypowania nowych typów procesorów, urządzeń obliczeniowych itp.;
• krótki cykl projektowy i krótki czas kompilacji;
• niedrogie narzędzia projektowe (w tym darmowe).

Xilinx produkuje układy FPGA w oparciu o trzy typy pamięci:

• SRAM (typu FPGA). W tym przypadku konfiguracja obwodu jest przechowywana w wewnętrznej, „cieniowej” pamięci RAM, a inicjalizacja jest przeprowadzana z zewnętrznej macierzy pamięci. Sekwencja konfiguracyjna (strumień bitów) może być ładowana do układu FPGA bezpośrednio w systemie i ładowana nieograniczoną liczbę razy. Inicjalizacja układu FPGA jest wykonywana automatycznie z zewnętrznej pamięci rozruchowej ROM po przyłożeniu napięcia zasilającego lub wymuszeniu specjalnym sygnałem. Proces inicjalizacji trwa 20-200 ms, podczas których piny FPGA znajdują się w stanie wysokiej rezystancji (podciągnięte do jednostki logicznej). Układy FPGA tego typu obejmują mikroukłady z serii Virtex, Spartan;
• pamięć flash. Konfiguracja jest przechowywana w wewnętrznej nieulotnej pamięci flash i może być nadpisana w dowolnym momencie bezpośrednio z komputera PC przez port JTAG, eliminując potrzebę korzystania z programatora. JTAG zapewnia również wewnętrzne testy obwodu. Ta technologia jest używana w CPLD z rodziny XC9500;
• EEPROM. W takich układach FPGA konfiguracja przechowywana jest w wewnętrznej nieulotnej pamięci EEPROM iw każdej chwili może zostać nadpisana bezpośrednio z komputera PC. CPLD z rodziny CoolRunner są wykonane przy użyciu tej technologii.

W fazie debugowania konfigurację można pobrać z komputera za pomocą trzech rodzajów kabli: MultiPRO Desktop Tool, Parallel Cable IV i MultiLinx Cable. Wszystkie kable obsługują programowanie chipów CPLD bez portu JTAG. Przy wyborze kabla należy wziąć pod uwagę ich właściwości, podane poniżej:

Narzędzie pulpitu MultiPRO łączy się z portem równoległym komputera PC, obsługuje programowanie/konfigurację w systemie wszystkich układów FPGA firmy Xilinx, a także programowanie offline układów FPGA rodziny CoolRunner-ll oraz procesorów PROM serii XC18V00 i PlatformFlash. Jednocześnie obecność w jednym zestawie samego programatora i kabla do pobierania umożliwiła obniżenie kosztów zestawu narzędzi do debugowania i programowania;

Kabel równoległy IV łączy się z portem równoległym komputera PC, obsługuje rozruch FPGA i programowanie CPLD oraz odczyt konfiguracji przez port JTAG. Napięcie zasilania dostarczane jest z zewnętrznego źródła 5V. Dostawa kabla obejmuje przejściówkę przeznaczoną do zasilania kabla z portu PS/2 komputera;

Kabel MultiLinx łączy się z portem RS-232 komputera PC lub stacji roboczej, a także z portem USB komputera PC. Napięcie zasilania (5; 3,3; 2,5 V) dostarczane jest z płytki.

Ryż. 1. Układ FPGA Xilinx

Xilinx oferuje kompletny zestaw oprogramowania, który pozwala na realizację projektu w oparciu o udostępnione układy FPGA. Oprogramowanie obejmuje wprowadzanie schematów i tekstu, syntezę VHDL/Verilog, symulację funkcjonalną, znacznik kryształów, symulację post-trace i wiele więcej. Ponadto Xilinx opracowuje wyspecjalizowane moduły, tzw. rdzenie logiczne, które mogą być wykorzystane jako elementy biblioteczne przy projektowaniu urządzeń opartych na układach FPGA.

Krótka klasyfikacja nowoczesnych mikroukładów XILINX

Do tej pory najbardziej obiecujące są następujące układy FPGA firmy Xilinx:

• Seria FPGA Virtex;
• FPGA serii Spartan, z wyjątkiem układów z rodziny Spartan (napięcie zasilania 5 V) i Spartan-XL (3,3 V);
• seria CPLD XC9500;
• Seria CoolRunner-ll CPLD.

Korzystanie z innych serii FPGA Xilinx, które są obecnie produkowane w nowych rozwiązaniach, nie jest zalecane. Dlatego nie będziemy ich rozważać.

Seria VIRTEX

Seria FPGA obejmuje cztery rodziny: Virtex, Virtex-E, Virtex-ll i Virtex-ll Pro. Wydana pod koniec 1998 roku seria Virtex rozszerzyła tradycyjne układy FPGA typu FPGA o potężny zestaw funkcji, które rozwiązują wyzwania związane z projektowaniem systemów o wysokiej wydajności. Układy FPGA z tej serii charakteryzują się elastyczną architekturą, składającą się z macierzy konfigurowalnych bloków logicznych (Configurable Logic Blocks - CLB), otoczonych programowalnymi blokami I/O (Input-Output Blocks - SE). Dedykowana logika overdrive dla szybkich operacji arytmetycznych, dedykowana obsługa mnożników, kaskadowe łańcuchy dla funkcji o wysokim poziomie wejściowym, wiele rejestrów/zatrzasków z obsługą zegara z synchronicznym/asynchronicznym resetowaniem i ustawianiem, wewnętrzne magistrale trójstanowe równoważą prędkość i gęstość upakowania logiki.

Hierarchiczny system elementów pamięci mikroukładów serii obejmuje: pamięć rozproszoną opartą na czterowejściowych tablicach przeglądowych (4-LUT - Look-Up Table), skonfigurowana jako 16-bitowa pamięć RAM lub 16-bitowa zmiana Zarejestruj się; wbudowana pamięć blokowa (każdy blok jest skonfigurowany jako synchroniczna dwuportowa pamięć RAM) oraz interfejsy do zewnętrznych modułów pamięci. Układy FPGA z tej serii obsługują większość standardów I/O (technologia SelectIO™), a układy FPGA z późniejszych rodzin obsługują standardy transmisji sygnału różnicowego - LVDS (Low-Voltage Differential Signaling), BLVDS (Bus LVDS), LVPECL (Low-Voltage Positive Emitter- Logika sprzężona). Zapewnione są szybkie wbudowane obwody sterujące taktowaniem. Projektowanie odbywa się przy użyciu pakietu oprogramowania ISE (Integrated Software Environment) działającego na komputerze PC lub stacji roboczej: ISE BaseX, ISE Foundation, ISE Alliance. Chipy serii Virtex produkowane są z normami topologicznymi 0,22-0,15 mikrona i wielowarstwową metalizacją. Wszystkie mikroukłady z tej serii są w 100% testowane fabrycznie.

Przyjrzyjmy się bliżej głównym rodzinom mikroukładów wchodzących w skład serii Virtex.

Rodzina Virtex - czwarta generacja układów FPGA po wydaniu w 1984 roku pierwszego FPGA tego typu. Po raz pierwszy mikroukłady FPGA z rodziny umożliwiły realizację nie tylko zwykłych funkcji logicznych, ale także operacji, które nadal są wykonywane przez oddzielne wyspecjalizowane produkty. Wraz z pojawieniem się rodziny Virtex, układy FPGA przeszły z kategorii połączonych obwodów logicznych do kategorii urządzeń programowalnych, które służą jako centrum systemów cyfrowych.

Główne cechy rodziny układów FPGA Virtex: wysoka wydajność (do 200 MHz), duża pojemność logiczna (50 tys.-1 mln bramek systemowych), napięcie zasilania rdzenia 2,5 V, kompatybilność z magistralą PCI 66 MHz, obsługa „hot swap " funkcja dla Compact PCI (tabela 1). Chipy tej rodziny obsługują 16 wysokowydajnych standardów I/O, w tym LVTTL, LVCMOS2, PCI33, PCI66, GTL/GTL+, SSTL, HSTL, AGP i CTT, a także bezpośrednie połączenie z urządzeniami KZBTRAM. Wbudowane obwody sterowania zegarem obejmują cztery wbudowane moduły DLL-Delay-Locked Loop i cztery rozległe sieci dystrybucji zegara z przejściami na niskim zboczu oraz 24 lokalne sieci zegara. Każdy blok wbudowanej pamięci jest skonfigurowany jako synchroniczna dwuportowa pamięć RAM 4Kb (maksymalna całkowita pojemność 128Kb).

Tabela 1. Parametry mikroukładów z rodziny Virtex

Mikroukłady z tej rodziny są produkowane w technologii 0,22 mikrona CMOS z pięciowarstwową metalizacją.

Rodzina Virtex-E, wydany już we wrześniu 1999 roku, jest porównywalny pod względem właściwości i właściwości ze specjalistycznymi ASIC. Układy FPGA z tej rodziny przeznaczone są do systemów wymiany danych i cyfrowego przetwarzania sygnałów. W porównaniu z mikroukładami z pierwszej rodziny charakteryzują się wyższą wydajnością (częstotliwość systemu do 320 MHz) oraz większą pojemnością logiczną (ponad 2 miliony bramek systemowych, tab. 2). Podobnie jak poprzednia rodzina, technologia SelectIO™ zapewnia obsługę wielu standardów I/O, w tym po raz pierwszy standardów transmisji różnicowej - LVDS, BLVDS, LVPECL. Układy z tej rodziny obsługują 32/64-bitowe, 33/66-MHz PCI. Napięcie zasilania rdzenia wynosi 1,8 V. Hierarchiczny trzypoziomowy system pamięci ma taką samą strukturę jak w poprzedniej rodzinie. Ale maksymalna pojemność pamięci blokowej została zwiększona 8,75 razy - do 1120 kbit. Dostępne są również szybkie interfejsy do zewnętrznej wysokowydajnej pamięci RAM, takiej jak ZBTSRAM 200 MHz i DDR SDRAM 200 Mb/s.
Pojawienie się rodziny chipów Virtex-E było możliwe dzięki przejściu z technologii 0,22 mikrona CMOS z pięciowarstwową metalizacją na procesy 0,18 mikrona i metalizację sześciowarstwową.

Tak więc w mikroukładach tej rodziny, w porównaniu z Virtex, wzrastają:

• równoważna pojemność logiczna (trzykrotnie);
• ilość obsługiwanych standardów I/O (od 17 do 20);
• maksymalną liczbę styków wejścia-wyjścia użytkownika (o 1,5 raza, z 512 do 804);
• wydajność jednostek I/O (1,5 raza - od 200 do 320 MHz);
• liczba wbudowanych modułów strojenia opóźnień - modułów DLL (dwa razy - od czterech do ośmiu);
• liczba bloków wejść/wyjść użytkownika (do 560).

Tabela 2. Parametry układów rodziny Virtex-E

Wiele wydajnych systemów sieciowych i systemów przetwarzania obrazu wymaga dużej ilości pamięci RAM. W odpowiedzi Xilinx wypuścił na początku 2000 roku większą wersję pamięci rodziny Virtex-E, Virtex-EM (XCV504E i XCV812E).

Tabela 3. Parametry mikroczipów o zwiększonej pojemności pamięci blokowej rodziny Virtex-EM

Te mikroukłady są wydajną i niezawodną platformą do budowy systemów przełączających o szybkości transmisji 160 Gbit / s (Tabela 3). Wysoką przepustowość osiągnięto dzięki zwiększeniu wielkości dwuportowej pamięci blokowej do 1 Mbit oraz zastosowaniu dwóch warstw (górnej i zegarowej dystrybucji sygnału) w sześciowarstwowej metalizacji, wykonanej w technologii miedzianej.

Rodzina Virtex II wdraża nową ideologię tworzenia platform FPGA, która pozwala FPGA stać się głównym elementem urządzenia cyfrowego. Na jednym chipie z rodziny Virtex-ll można stworzyć złożony system cyfrowy o logicznej pojemności do 8 milionów bramek systemowych. Jednocześnie, w porównaniu z wykonanym na zamówienie układem scalonym o tej samej funkcjonalności, czas realizacji jest znacznie skrócony. Rodzina Virtex-ll obejmuje 11 mikroukładów różniących się pojemnością logiczną (tabela 4).

Tabela 4. Główne parametry FPGA rodziny Virtex-ll

Rodzina ta nadaje się do projektowania szerokiej klasy wysokowydajnych systemów o niskim i wysokim stopniu integracji, takich jak urządzenia do transmisji danych i urządzenia do cyfrowego przetwarzania sygnałów. Chipy z rodziny Virtex-ll realizują kompletne rozwiązania z zakresu telekomunikacji, systemów sieciowych, komunikacji bezprzewodowej, cyfrowego przetwarzania sygnałów z wykorzystaniem interfejsów PCI, LVDS i DDR. Przykładem takich rozwiązań jest implementacja procesorów PowerPC 405 i MicroBlaze. Zastosowana do produkcji mikroukładów technologia CMOS o topologicznych normach 0,12-0,15 mikrona i ośmiu warstwach metalizacji umożliwia realizację projektów z dużą szybkością i niskim poborem mocy.

Pojemność logiczna mikroukładów z rodziny Virtex-ll to 40 tys.-8 mln bramek systemowych na chipie, częstotliwość zegara wewnętrznego przekracza 400 MHz, szybkość wymiany danych to ponad 840 Mb/s na jeden pin wejście-wyjście. Ilość pamięci rozproszonej sięga 1,5 Mbit, pamięć wbudowana, zaimplementowana na blokach dwuportowej pamięci RAM o pojemności 18 kbit każdy, to 3 Mbit. Dostępne są interfejsy do zewnętrznych modułów pamięci, takich jak DDR-SDRAM, QDR™-SRAM i Sigma RAM.

Rodzina mikroukładów zawiera bloki mnożnikowe 18x18 bitów, do 93184 rejestrów / zatrzasków z włączaniem zegara oraz synchronicznym / asynchronicznym resetowaniem i ustawianiem, a także generatory funkcyjne 93184 (4-LUT). Kontrolę taktowania zapewnia maksymalnie 12 modułów sterujących taktowaniem (DCM) i 16 globalnych multiplekserów zegarowych. Zapewnia precyzyjne dostrojenie krawędzi zegara, mnożenie częstotliwości, podział częstotliwości, przesunięcie fazowe o wysokiej rozdzielczości i ochronę EMI.

Zastosowana technologia Active Interconnect umożliwia uzyskanie segmentowanej struktury routingu czwartej generacji z przewidywalnymi opóźnieniami, które nie zależą od współczynnika rozproszenia wyjściowego.

Do 1108 programowalnych przez użytkownika bloków we/wy, 19 jednobiegunowych i sześć różnicowych standardów we/wy obsługuje większość standardów sygnałów cyfrowych. Wbudowane rejestry wejściowe i wyjściowe o podwójnej szybkości transmisji danych zapewniają sygnalizację LVDS z szybkością 840 Mb/s. Programowalna wydajność prądowa - 2-24 mA na wyjście.

Impedancja każdego bloku we/wy jest programowalna. Chipy Virtex-ll są kompatybilne z magistralami PCI-133/66/33 MHz. Istnieje pięć trybów ładowania konfiguracji. Szyfrowanie sekwencji konfiguracji odbywa się zgodnie ze standardem TRIPLE DES, obsługa konfiguracji - zgodnie ze standardem IEEE 1532. Możliwa jest częściowa rekonfiguracja. Napięcie zasilania rdzenia kryształu wynosi 1,5 V, bloki I/O - 1,5-3,3 V, w zależności od zaprogramowanego standardu sygnału.

Układy produkowane są w technologii CMOS ze standardami konstrukcyjnymi 0,15 µm (długość kanału szybkich tranzystorów wynosi 0,12 µm) i ośmioma warstwami metalizacji.

Rodzina Virtex-ll Pro przeznaczony do tworzenia systemów opartych na inteligentnych rdzeniach IP i niestandardowych modułach parametryzowalnych. Mikroukłady z tej rodziny są zoptymalizowane pod kątem realizacji kompletnych rozwiązań w dziedzinie telekomunikacji, komunikacji bezprzewodowej, sieci, przetwarzania sygnałów wideo i cyfrowych. Architektura chipa po raz pierwszy zawiera wielobitowe transceivery RocketIO i rdzenie procesora PowerPC. Produkowane są w technologii CMOS o normie topologicznej 0,13 mikrona i dziewięciowarstwowej metalizacji miedzi, co pozwoliło zmniejszyć wielkość kryształu i zużycie energii w porównaniu do chipów z poprzedniej serii.

Tabela 5. Główne parametry FPGA rodziny Virtex-ll Pro

Architektura macierzy Virtex-ll i Virtex-ll Pro jest taka sama. Większość cech technicznych również jest zbieżna (tabela 5). Różnice między chipami obu rodzin są następujące:

• dolna wartość graniczna napięcia zasilania urządzeń peryferyjnych: 2,5 V vs. 3,3 V dla serii Virtex-II;
• wyższa wydajność Virtex-ll Pro;
• inna kolejność wyprowadzeń i konfiguracji, chociaż projekty wykonane na układach serii Virtex-ll można przenieść na układy Virtex-ll Pro;

Seria Virtex-ll Pro to pierwsza rodzina układów FPGA z wbudowanymi układami nadawczo-odbiorczymi RocketIO i rdzeniami procesora PPC405.

RocketIO to pełnodupleksowy transceiver szeregowy (SERDES) obsługujący połączenia od 2 do 24 kanałów o przepustowości od 622 Mb/s do 3,125 Gb/s. Szybkość dwukierunkowej transmisji danych -120 GB/s. W każdym kanale możliwa jest wewnętrzna pętla sprzężenia zwrotnego. Transceiver posiada takie funkcje jak wbudowane generowanie i odzyskiwanie zegara (CDR), wyrównanie częstotliwości poprzez wstawianie/usuwanie znaków, programowalne rozdzielanie przecinkami, 8-, 16- lub 32-bitowy interfejs wewnętrzny, koder 8-/10-bitowy, i dekoder. RocketIO jest kompatybilny z protokołami transmisji Fibre Channel, Gigabit Ethernet, 10 Gb Attachment Unit Interface (XAUI) i szerokopasmowymi nadajnikami-odbiornikami. Konfigurowalne przez użytkownika wewnętrzne zakończenia odbiornika/nadajnika to 50/75 omów. Dostępnych jest pięć poziomów wyjściowego napięcia różnicowego, można wybrać cztery poziomy pre-emfazy. Napięcie zasilania transceivera 2,5 V.

Procesor PowerPC to wbudowany rdzeń o częstotliwości taktowania do 400 MHz z architekturą Harvard, pięciostopniową ścieżką transmisji danych potokowych i sprzętowym mnożeniem/dzieleniem. Blok zawiera również trzydzieści dwa 32-bitowe rejestry ogólnego przeznaczenia, asocjacyjne dwukierunkowe instrukcje i pamięci podręczne danych o pojemności 16 Kb każda, blok zarządzania pamięcią, 64-wejściowe bufory Translation Look Aside Buffers (TLB), wbudowane specjalne interfejs pamięci . Rozmiary stron mogą wahać się od 1K do 16 Mb/s. Jest wbudowany zegar. Jednostka procesorowa obsługuje architekturę magistrali IBM CoreConnect oraz operacje debugowania i śledzenia. Jego pobór mocy jest niski: 0,9 mW/MHz.

Układy FPGA serii Virtex oparte na zaawansowanej technologii przemysłowej, charakteryzujące się wysoką wydajnością i efektywnością kosztową, to jeden z głównych typów programowalnych układów logicznych wykorzystywanych przez programistów na całym świecie. Od czasu premiery w marcu 2002 roku Xilinx dostarczył ponad 100 XNUMX rdzeni PowerPC opartych na układach Virtex-ll Pro FPGA.

Autor: M. Kuzelin; Publikacja: cxem.net

Zobacz inne artykuły Sekcja Zastosowanie mikroukładów.

Czytaj i pisz przydatne komentarze do tego artykułu.

<< Wstecz

Najnowsze wiadomości o nauce i technologii, nowa elektronika:

Sztuczna skóra do emulacji dotyku 15.04.2024

W świecie nowoczesnych technologii, w którym dystans staje się coraz bardziej powszechny, ważne jest utrzymywanie kontaktu i poczucia bliskości. Niedawne odkrycia w dziedzinie sztucznej skóry dokonane przez niemieckich naukowców z Uniwersytetu Saary wyznaczają nową erę wirtualnych interakcji. Niemieccy naukowcy z Uniwersytetu Saary opracowali ultracienkie folie, które mogą przenosić wrażenie dotyku na odległość. Ta najnowocześniejsza technologia zapewnia nowe możliwości wirtualnej komunikacji, szczególnie tym, którzy znajdują się daleko od swoich bliskich. Ultracienkie folie opracowane przez naukowców, o grubości zaledwie 50 mikrometrów, można wkomponować w tekstylia i nosić jak drugą skórę. Folie te działają jak czujniki rozpoznające sygnały dotykowe od mamy lub taty oraz jako elementy uruchamiające, które przekazują te ruchy dziecku. Dotyk rodziców do tkaniny aktywuje czujniki, które reagują na nacisk i odkształcają ultracienką warstwę. Ten ... >>

Żwirek dla kota Petgugu Global 15.04.2024

Opieka nad zwierzętami często może być wyzwaniem, szczególnie jeśli chodzi o utrzymanie domu w czystości. Zaprezentowano nowe, ciekawe rozwiązanie od startupu Petgugu Global, które ułatwi życie właścicielom kotów i pomoże im utrzymać w domu idealną czystość i porządek. Startup Petgugu Global zaprezentował wyjątkową toaletę dla kotów, która automatycznie spłukuje odchody, utrzymując Twój dom w czystości i świeżości. To innowacyjne urządzenie jest wyposażone w różne inteligentne czujniki, które monitorują aktywność Twojego zwierzaka w toalecie i aktywują automatyczne czyszczenie po użyciu. Urządzenie podłącza się do sieci kanalizacyjnej i zapewnia sprawne usuwanie nieczystości bez konieczności ingerencji właściciela. Dodatkowo toaleta ma dużą pojemność do spłukiwania, co czyni ją idealną dla gospodarstw domowych, w których mieszka więcej kotów. Miska na kuwetę Petgugu jest przeznaczona do stosowania z żwirkami rozpuszczalnymi w wodzie i oferuje szereg dodatkowych funkcji ... >>

Atrakcyjność troskliwych mężczyzn 14.04.2024

Od dawna panuje stereotyp, że kobiety wolą „złych chłopców”. Jednak najnowsze badania przeprowadzone przez brytyjskich naukowców z Monash University oferują nowe spojrzenie na tę kwestię. Przyjrzeli się, jak kobiety reagowały na emocjonalną odpowiedzialność mężczyzn i chęć pomagania innym. Wyniki badania mogą zmienić nasze rozumienie tego, co sprawia, że ​​mężczyźni są atrakcyjni dla kobiet. Badanie przeprowadzone przez naukowców z Monash University prowadzi do nowych odkryć na temat atrakcyjności mężczyzn w oczach kobiet. W eksperymencie kobietom pokazywano zdjęcia mężczyzn z krótkimi historiami dotyczącymi ich zachowania w różnych sytuacjach, w tym reakcji na spotkanie z bezdomnym. Część mężczyzn ignorowała bezdomnego, inni natomiast pomagali mu, kupując mu jedzenie. Badanie wykazało, że mężczyźni, którzy okazali empatię i życzliwość, byli bardziej atrakcyjni dla kobiet w porównaniu z mężczyznami, którzy okazali empatię i życzliwość. ... >>

Przypadkowe wiadomości z Archiwum Procesory komunikacyjne LSI Axxia 4500 oparte na architekturze ARM 20.04.2013 LSI wprowadziło rodzinę procesorów komunikacyjnych Axxia 4500 przeznaczonych do sprzętu sieciowego dla przedsiębiorstw. LSI Axxia 4500 bazuje na architekturze ARM. Co więcej, według producenta jest to pierwsza rodzina procesorów komunikacyjnych oparta na architekturze ARM, specjalnie zaprojektowana do stosowania w sprzęcie dla centrów komputerowych i sieci korporacyjnych, a także dla sieci definiowanych programowo (SDN). Axxia 4500 jest skonfigurowana z akceleratorami sprzętowymi sprawdzonymi w innych produktach LSI. Ponadto procesory będą miały do ​​czterech rdzeni ARM Cortex-A15 oraz jednostkę komunikacyjną CoreLink CCN-504 z obsługą QoS. Procesory będą produkowane zgodnie ze standardami 28 nm. Ważną cechą procesorów jest obsługa zastrzeżonej technologii LSI Virtual Pipeline, która pozwala projektantom sprzętu na całkowitą rekonfigurację procesora, optymalizację go pod kątem określonych zadań, a obecność zintegrowanego przełącznika 100 Gb/s pozwala zmniejszyć liczbę zewnętrznych komponenty i rozmiar płytki drukowanej. Firma obiecuje rozpocząć wysyłkę próbnych próbek LSI Axxia 4500 w czwartym kwartale.

Inne ciekawe wiadomości:

▪ Magnetyczne nanosondy do badań nad komórkami

▪ Standard HDMI 2.1

▪ SATA pokonał IDE

▪ Inteligentny zegarek Qualcomm Toq

▪ Globalne ocieplenie sprowokuje rekordową liczbę migrantów

Wiadomości o nauce i technologii, nowa elektronika

Ciekawe materiały z bezpłatnej biblioteki technicznej:

▪ sekcja serwisu Radioelektronika i elektrotechnika. Wybór artykułów

▪ Artykuł z celofanu. Historia wynalazku i produkcji

▪ artykuł Kiedy skończyła się epoka lodowcowa? Szczegółowa odpowiedź

▪ artykuł Zatrzymanie Arsenalu. Wskazówki podróżnicze

▪ artykuł Elektrownia wiatrowa - zrób to sam. Encyklopedia elektroniki radiowej i elektrotechniki

▪ artykuł Wskaźnik pola elektrycznego na analogu IPT. Encyklopedia elektroniki radiowej i elektrotechniki

Zostaw swój komentarz do tego artykułu:

Wszystkie języki tej strony

Arabic	Hebrew	Polish
Bengali	Hindi	Portuguese
Chinese	Italian	Spanish
English	Japanese	Turkish
French	Korean	Ukrainian
German	Malay	Vietnamese

Strona główna | biblioteka | Artykuły | Mapa stony | Recenzje witryn

www.diagram.com.ua
2000-2024