|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese
ENCYKLOPEDIA RADIOELEKTRONIKI I INŻYNIERII ELEKTRYCZNEJ Podstawy teorii syntezatorów częstotliwości. Encyklopedia elektroniki radiowej i elektrotechniki
Encyklopedia radioelektroniki i elektrotechniki / Syntezatory częstotliwości Wprowadzenie Pętla synchronizacji fazowej (PLL) jest szeroko stosowanym oryginalnym węzłem, który jest produkowany przez niektóre firmy jako oddzielny układ scalony. PLL zawiera detektor fazy, wzmacniacz i oscylator sterowany napięciem (VCO) i jest połączeniem technologii analogowej i cyfrowej. Pokrótce omówimy zastosowania PLL do dekodowania tonów, demodulacji AM i FM, mnożenia częstotliwości, syntezy częstotliwości, taktowania sygnału w zaszumionych warunkach (takich jak zapis magnetyczny) i odzyskiwania sygnału. Istnieje tradycyjne odchylenie anty-PLL, częściowo z powodu trudności w implementacji PLL na dyskretnych komponentach, a częściowo opartego na przekonaniu, że PLL nie może działać wystarczająco niezawodnie. Jednak obecne pojawienie się dużej liczby niedrogich i łatwych w obsłudze urządzeń PLL pozwala szybko usunąć pierwszą przeszkodę w ich powszechnym stosowaniu. Prawidłowo zaprojektowany i używany do granic możliwości PLL jest tak niezawodnym elementem obwodu, jak wzmacniacz operacyjny lub przerzutnik.
Klasyczny układ PLL pokazano na rys.1. Detektor fazy porównuje częstotliwości dwóch sygnałów wejściowych i generuje sygnał wyjściowy, który jest miarą ich niedopasowania fazowego (jeśli na przykład różnią się częstotliwością, zostanie wygenerowany sygnał wyjściowy o okresowej różnicy częstotliwości). Jeśli częstotliwości fin i fgoon nie są sobie równe, to sygnał błędu fazy, po przefiltrowaniu i wzmocnieniu, wpłynie na VCO, zbliżając częstotliwość fgoon do fin. W trybie normalnym VCO szybko „blokuje” fin częstotliwości, utrzymując stałe przesunięcie fazowe w stosunku do sygnału wejściowego. Ponieważ po filtrowaniu wyjściem detektora fazy jest napięcie stałe, a sygnał sterujący VCO jest miarą częstotliwości wejściowej, jasne jest, że PLL może być używany do wykrywania FM i dekodowania tonów (w telefonii cyfrowej transmisja linii). Wyjście VCO generuje sygnał z fin częstotliwości; jednocześnie jest to „oczyszczona” kopia płetwy sygnałowej, która sama może być podatna na zakłócenia. Ponieważ wyjściowy sygnał okresowy VCO może mieć dowolny kształt (trójkątny, sinusoidalny itp.), umożliwia to utworzenie, powiedzmy, sygnału sinusoidalnego zsynchronizowanego z sekwencją impulsów wejściowych. Często obwody PLL wykorzystują licznik modulo n podłączony między wyjściem VCO a detektorem fazy. Za pomocą tego licznika uzyskuje się częstotliwość będącą wielokrotnością wejściowej częstotliwości faksu. Jest to wygodne przy generowaniu impulsów zegarowych, które są wielokrotnością częstotliwości sieci w konwerterach całkujących (dwustopniowych lub z równoważeniem ładunku) w celu tłumienia zakłóceń sieci. Syntezatory częstotliwości są również budowane na podstawie podobnych schematów. Elementy urządzenia PLL Detektor fazy. Obecnie istnieją dwa główne typy detektorów faz, czasami określane jako typ 1 i typ 2. Detektor typu 1 działa na analogowych lub cyfrowych sygnałach prostokątnych, podczas gdy detektor typu 2 działa na przełączaniu cyfrowym (zbocza). Przedstawiciele typu 1 to IC565 (liniowy) i 4044 (TTL), typ 2-4046 (CMOS). Najprostszym detektorem fazy typu 1 (cyfrowym) jest bramka XOR, której obwód pokazano na rys. 2. Ten sam rysunek pokazuje zależność napięcia wyjściowego detektora (po filtrowaniu dolnoprzepustowym) od różnicy faz dla wejściowych sygnałów prostokątnych o współczynniku wypełnienia 50%. Detektor fazy typu 1 (liniowy) ma podobną charakterystykę fazową, chociaż opiera się na mnożniku „czterokwadratowym”, znanym również jako „mikser zrównoważony”. Detektory fazowe tego typu są wysoce liniowe i służą do detekcji synchronicznej.
Detektory fazy typu 2 są czułe tylko na względne położenie zboczy sygnału wejściowego i sygnału na wyjściu VCO, jak pokazano na rysunku 3. W zależności od tego, czy zbocze sygnału wyjściowego VCO pojawia się przed, czy po zboczu sygnału odniesienia, wyjście komparatora fazy będzie generować odpowiednio impulsy wyprzedzenia lub opóźnienia.
Czas trwania tych impulsów, jak pokazano na rysunku, jest równy odstępowi czasu między zboczami odpowiednich sygnałów. Podczas działania impulsów wyprzedzających lub opóźniających obwód wyjściowy odpowiednio drenuje lub podaje prąd, a średnie napięcie uzyskane na wyjściu zależy od różnicy faz, jak pokazano na rys.4. Działanie tego układu jest całkowicie niezależne od współczynnika wypełnienia sygnałów wejściowych (w przeciwieństwie do omówionego powyżej układu komparatora fazowego typu 1). Kolejną zaletą jest brak sygnału wyjściowego, gdy sygnały wejściowe są zsynchronizowane. Oznacza to, że na wyjściu nie ma „tętnienia”, co powoduje okresową modulację fazy w detektorach fazy typu 1.
Oto charakterystyka porównawcza dwóch głównych typów detektorów fazy: Tabela 1
Istnieje jeszcze jedna różnica między tymi dwoma typami detektorów fazy. Wyjście detektora typu 1 zawsze wymaga późniejszego filtrowania w pętli sterowania (więcej na ten temat poniżej). Tak więc w detektorze PLL typu 1 filtr pętli działa jak filtr dolnoprzepustowy, wygładzając sygnały logiczne o pełnej amplitudzie. W tym przypadku zawsze występują pulsacje szczątkowe, których wynikiem są okresowe oscylacje fazy. W obwodach, w których PLL jest używany do zwielokrotniania lub syntezy częstotliwości, skutkuje to „modulacją fazy bocznej” sygnału wyjściowego. Natomiast detektor typu 2 generuje impulsy wyjściowe tylko wtedy, gdy występuje niedopasowanie fazy między sygnałem odniesienia a sygnałem VCO. Jeśli nie ma niedopasowania, wyjście detektora zachowuje się jak obwód otwarty, a kondensator filtra pętli działa jak urządzenie magazynujące, przechowując napięcie, przy którym VCO utrzymuje pożądaną częstotliwość. Jeśli częstotliwość sygnału odniesienia zmieni się, detektor fazy wygeneruje serię krótkich impulsów, które ładują (lub rozładowują) kondensator do nowego napięcia potrzebnego do przywrócenia synchronizacji VCO. Generatory sterowane napięciem. Ważnym elementem systemów pętli fazowej jest oscylator, którego częstotliwość można kontrolować z wyjścia detektora fazy. Niektóre układy PLL zawierają VCO, takie jak element liniowy 565 i element CMOS 4046. Istnieją również oddzielne układy scalone VCO, takie jak 4024 (oprócz wspomnianego powyżej detektora fazy 4044 TTL) lub różne elementy TTL serii 74xx ( na przykład , 74S124 i 74LS324-327). Inną ciekawą klasą VCO są oscylatory z wyjściem sinusoidalnym (8038, 2206 itd.). Generują czystą falę sinusoidalną ze zniekształconymi sygnałami wejściowymi. Tabela 2 zawiera podsumowanie różnych VCO. Tabela 2
Zauważ, że częstotliwość VCO nie podlega ograniczeniom obwodów logicznych. Na przykład możesz użyć generatora częstotliwości radiowej z varactorem (dioda o zmiennej pojemności) (ryc. 5).
Nie zastanawiając się nad tym szczegółowo, zauważamy, że można użyć nawet generatora mikrofalowego (GHz) opartego na klistronie refleksyjnym, który jest dostrajany poprzez zmianę napięcia na reflektorze. Oczywiście urządzenie PLL z oscylatorami tego typu musi zawierać detektor fazy RF. Systemy PLL nie wymagają, aby VCO był zbyt liniowy pod względem częstotliwości w stosunku do napięcia. Jednak przy znacznej nieliniowości współczynnik transmisji będzie się zmieniał wraz z częstotliwością i trzeba będzie zapewnić większy margines stabilności. Projekt PLL Zamknięcie pętli sterowania. Na wyjściu detektora fazy generowany jest sygnał błędu, który związany jest z występowaniem różnicy faz pomiędzy sygnałem wejściowym i referencyjnym. Napięcie wejściowe VCO kontroluje jego częstotliwość. Wydawać by się mogło, że aby stworzyć zamkniętą pętlę sterowania, wystarczy pokryć ją obwodem sprzężenia zwrotnego z pewnym wzmocnieniem, jak to ma miejsce w układach ze wzmacniaczami operacyjnymi. Tutaj jednak jest jedna istotna różnica. W konwencjonalnych obwodach wielkość kontrolowana przez sprzężenie zwrotne jest taka sama lub przynajmniej proporcjonalna do wielkości mierzonej w celu wygenerowania sygnału błędu. Na przykład we wzmacniaczu mierzone jest napięcie wyjściowe i odpowiednio dopasowywane jest napięcie wejściowe. Integracja odbywa się w systemie PLL. Mierzymy fazę i działamy na częstotliwości, a faza jest całką częstotliwości. Powoduje to przesunięcie fazowe o 90° w pętli sterowania. Ponieważ integrator wprowadzony do ścieżki sprzężenia zwrotnego pętli wprowadza dodatkowe opóźnienie fazowe o 90°, samowzbudzenie może wystąpić przy częstotliwościach, w których całkowite wzmocnienie pętli wynosi jedność. Najprostszym rozwiązaniem jest wykluczenie z obwodu wszystkich innych elementów, które dają opóźnienie fazowe przynajmniej przy częstotliwościach, przy których całkowite wzmocnienie pętli jest bliskie jedności. W końcu wzmacniacze operacyjne są przesunięte w fazie o 90° w prawie całym zakresie częstotliwości i nadal działają dobrze. Jest to pierwsze podejście do rozwiązania problemu, którego wynikiem jest tzw. „obrys pierwszego rzędu”. Jest podobny do powyższego schematu blokowego PLL, ale bez filtra dolnoprzepustowego. Chociaż takie układy pierwszego rzędu są stosowane w wielu przypadkach, nie mają niezbędnych właściwości „koła zamachowego”, czyli wygładzania szumów lub fluktuacji sygnału wejściowego. Ponadto, ponieważ wyjście detektora fazy bezpośrednio steruje VCO, nie można utrzymać stałej zależności fazowej między sygnałem wyjściowym VCO a sygnałem odniesienia w pętli pierwszego rzędu. Pętla drugiego rzędu, aby zapobiec niestabilności, zawiera dodatkowy filtr dolnoprzepustowy w pętli sprzężenia zwrotnego. Z tego powodu występuje właściwość wygładzania, zakres przechwytywania zawęża się, a czas przechwytywania wzrasta. Ponadto, jak zostanie pokazane poniżej, pętla drugiego rzędu z detektorem fazy typu 2 zapewnia synchronizację z zerową różnicą faz między sygnałem odniesienia a wyjściem VCO. Pętle drugiego rzędu są używane prawie wszędzie, ponieważ w większości zastosowań układ PLL musi zapewniać niewielkie wahania fazy sygnału wyjściowego, a także pewne właściwości pamięci lub „koła zamachowego”. Obwody drugiego rzędu pozwalają na duże wzmocnienie przy niskich częstotliwościach, co daje większą stabilność (podobnie jak wzmacniacze sprzężenia zwrotnego). Spójrzmy teraz na przykład użycia PLL. Mnożnik częstotliwości. Przykład rozwoju. Systemy PLL są często używane do generowania sygnałów, których częstotliwość jest wielokrotnością częstotliwości wejściowej. W syntezatorach częstotliwości częstotliwość wyjściową uzyskuje się przez pomnożenie liczby całkowitej n przez częstotliwość stabilizowanego sygnału odniesienia o niskiej częstotliwości (na przykład 1 Hz). Liczba n jest ustawiana w postaci cyfrowej, a przestrajalnym generatorem liczb można sterować z komputera. W bardziej prozaicznych przypadkach można znaleźć zastosowanie urządzenia PLL do generowania częstotliwości zegara zsynchronizowanej z pewną częstotliwością odniesienia już dostępną w tym urządzeniu. Załóżmy na przykład, że dwustopniowy ADC potrzebuje sygnału zegarowego o częstotliwości 61,440 kHz. Przy tej częstotliwości uzyskuje się 7,5 pomiaru na sekundę; pierwszy etap będzie trwał 4096 cykli zegara (przypomnijmy, że w dwustopniowych przetwornikach ADC czas trwania tego etapu jest stały), a maksymalny czas trwania drugiego etapu wyniesie 4096 cykli. Charakterystyczną cechą układu PLL jest możliwość synchronizacji sygnału zegarowego o częstotliwości 61,440 kHz z częstotliwością sieciową 60 Hz (61,440=60x1024), co pozwala całkowicie wytłumić zakłócenia sieciowe na wejściu przetwornika. Rozważmy najpierw standardowy układ PLL (rys. 6), który zawiera dodatkowy licznik - dzielnik częstotliwości przez n, włączony między wyjście VCO a detektor fazy.
Diagram pokazuje współczynniki przenoszenia każdego funkcjonalnego elementu obwodu, co pomoże nam w obliczeniu stabilności. W szczególności zauważamy, że detektor fazy przekształca fazę w napięcie, a VCO z kolei przekształca napięcie w pochodną fazy w funkcji czasu, czyli w częstotliwość. Można zatem uznać, że jeśli weźmiemy pod uwagę fazę jako zmienną wejściową, to VCO działa jako integrator. Napięcie wejściowe o stałym błędzie powoduje liniowo rosnący błąd fazy na wyjściu VCO. Filtr dolnoprzepustowy i dzielnik częstotliwości przez n mają zysk mniejszy niż jeden. Stabilność i przesunięcia fazowe Rysunek 7 przedstawia diagramy Bodego, które pozwalają nam ocenić stabilność PLL drugiego rzędu.
VCO działa jako integrator ze stałą czasową 1/fi opóźnieniem fazowym 90° (tj. stała czasowa jest proporcjonalna do 1/jw, a kondensator jest ładowany przez źródło prądu). Aby stworzyć margines fazowy (różnica między 180 ° a przesunięciem fazowym przy częstotliwości, przy której całkowite wzmocnienie obwodu jest równe 1), rezystor jest połączony szeregowo z kondensatorem w filtrze dolnoprzepustowym, zapobieganie załamaniu stabilności przy niektórych częstotliwościach (wprowadzenie „zera” funkcji transferu). Połączenie charakterystyki VCO i filtra daje wykres Bode'a dla ogólnego wzmocnienia pętli pokazanego na rysunku. Dopóki nachylenie odpowiedzi wynosi 6 dB/oktawę (w obszarze wzmocnienia jedności), pętla będzie stabilna. Uzyskuje się to dzięki zastosowaniu filtra dolnoprzepustowego typu lead-lag i odpowiednim doborze jego charakterystyki (a także w obwodach kompensacji fazy typu lead-lag we wzmacniaczach operacyjnych). W następnej sekcji pokażemy, jak to się robi. Obliczanie współczynnika transferu Rysunek 8 przedstawia obwód PLL dla syntezatora częstotliwości 61 Hz. Detektor fazy i VCO są częścią układu PLL opartego na układzie CMOS typu 440.
W układzie tym zastosowano wersję detektora fazy pracującą na frontach, chociaż IC 4046 ma obie opcje. Wyjście obwodu jest utworzone przez parę impulsowych tranzystorów CMOS, które dostarczają impulsowe sygnały o poziomach Ucc lub 0 V. W rzeczywistości jest to wyjście trójstanowe rozważane wcześniej, ponieważ z wyjątkiem momentów impulsów błędu fazy, jest w stanie wysokim rezystancja wyjściowa. Maksymalne i minimalne częstotliwości VCO, ustawione przez poziomy napięcia sterującego 0 V i Ucc, są określone przez dobór rezystorów R1 i R2 oraz kondensatora C1 zgodnie z danymi znamionowymi. Z danych technicznych elementu 4046 można określić istotną wadę układu: dużą wrażliwość na stabilność napięć zasilających. Wybór pozostałych elementów konturu odbywa się według standardowych procedur dla PLL. Po wybraniu zakresu VCO pozostaje tylko zaprojektować filtr dolnoprzepustowy, który jest bardzo krytyczną częścią systemu. Zacznijmy od obliczenia wzmocnienia całej pętli sterowania. W tabeli 3 przedstawiono wzory obliczeniowe dla poszczególnych składników (zgodnie z rys. 6). Tabela 3. Obliczenie wzmocnienia PLL Obliczenia należy wykonywać ostrożnie, nie myląc częstotliwości f i częstotliwości kołowej w lub herc z kilohercem. Do tej pory nie wyznaczaliśmy tylko współczynnika Kj. Można to określić, pisząc wyrażenie dla ogólnego wzmocnienia pętli, ale najpierw pamiętaj, że VCO jest integratorem i napisz:
Stąd ogólny zysk jest
Teraz wybieramy częstotliwość, przy której wzmocnienie staje się równe jedności. Pomysł polega na tym, że pojedyncza częstotliwość transmisji jest dobrana na tyle wysoko, aby pętla mogła prawidłowo śledzić zmiany częstotliwości wejściowej, ale także na tyle niska, aby wygładzić szumy i skoki w sygnale wejściowym. Na przykład system PLL zaprojektowany do demodulacji wejściowych sygnałów FM lub dekodowania sekwencji szybkich tonów musi być szybki (dla sygnałów FM szerokość pasma pętli musi być zgodna z sygnałem wejściowym, to znaczy równa maksymalnej częstotliwości modulacji, a dla dekodowania tonu, pętla stałej czasowej musi być krótsza niż czas trwania tonu). Z drugiej strony, ponieważ system ten jest przeznaczony do śledzenia pewnych wartości stabilnej lub wolno zmieniającej się częstotliwości wejściowej, musi mieć niską pojedynczą szybkość transmisji. Zmniejszy to „szumy” fazowe na wyjściu i zapewni niewrażliwość na zakłócenia i zakłócenia na wejściu. Nawet krótkie przerwy w sygnale wejściowym będą ledwo zauważalne, ponieważ kondensator filtru będzie magazynował napięcie, które spowoduje, że VCO będzie nadal wytwarzał wymaganą częstotliwość wyjściową. Biorąc pod uwagę to, co zostało powiedziane, wybieramy częstotliwość pojedynczej transmisji f2 równy 2 Hz lub 12,6 rad/s. Jest to znacznie poniżej częstotliwości odniesienia i jest mało prawdopodobne, aby odchylenia częstotliwości sieci mogły przekroczyć tę wartość (pamiętaj, że energia elektryczna jest wytwarzana przez duże generatory o dużej bezwładności mechanicznej). Punkt załamania charakterystyki filtra dolnoprzepustowego (jego „zero”) wybiera się z reguły przy częstotliwości mniejszej niż f2 3-5 razy, co zapewnia wystarczający margines fazy. Przypomnijmy, że przesunięcie fazowe prostego obwodu RC zmienia się od 0 do 90° w zakresie częstotliwości od 0,1 do 10 w stosunku do częstotliwości -3 dB („biegunów”), przy której przesunięcie wynosi 45°. Wybierzmy więc częstotliwość zerową równą 0,5 Hz, czyli 3,1 rad/s (rys. 9). Punkt załamania f1 określa stałą czasową R4C2 : R4C2=1/2pf1. Przyjmijmy wstępnie: C2=1 uF i R4=330 kOhm. Teraz pozostaje tylko wybrać wartość rezystancji R3 z warunku, że współczynnik transmisji przy częstotliwości f jest równy jedności2. Po wykonaniu tej operacji stwierdzamy, że R3 \u4,3d XNUMX MΩ.
Ćwiczenia. Sprawdź, czy przy wybranych składnikach filtra wzmocnienie przy f2=2,0 Hz rzeczywiście wynosi 1,0. Czasami uzyskiwane wartości parametrów filtra są niewygodne i trzeba je przeliczyć lub nieznacznie przesunąć częstotliwość wzmocnienia jedności. Wartości te są akceptowalne dla CMOS PLL (typowa rezystancja wejściowa VCO wynosi 1012 Ohm), a w przypadku PLL na tranzystorach bipolarnych (np. typ 4044) może być konieczne dopasowanie rezystancji za pomocą wzmacniacza operacyjnego. Aby uprościć konstrukcję filtra w tym przykładzie, zastosowano detektor fazy z przełączaniem krawędzi typu 2. To rozwiązanie może nie być najlepsze w praktyce ze względu na wysoki poziom zakłóceń sieci. Dzięki starannemu doborowi analogowego obwodu wejściowego (na przykład można użyć wyzwalacza Schmitta) można osiągnąć dobrą wydajność obwodu. W przeciwnym razie zaleca się stosowanie detektora fazy XOR typu 1 . Metoda prób i błędów Są ludzie, dla których sztuka projektowania układów elektronicznych polega na zmianie parametrów filtra aż do zadziałania układu. Jeśli czytelnik jest jednym z nich, to powinien zmienić swoje podejście do tego zagadnienia. Zapewne z powodu takich programistów systemy PLL mają złą reputację, dlatego podaliśmy szczegółową kalkulację. Niemniej spróbujmy pomóc programistom stosując metodę prób i błędów: R3C2 określa czas wygładzania konturu, a stosunek R4/R3 - tłumienie, czyli brak przeciążenia podczas przeskoku częstotliwości. Zalecamy rozpoczęcie od R4=0,2R3. Generowanie zegara dla terminali wideo Generator wysokiej częstotliwości zsynchronizowany z częstotliwością sieci 60 Hz może być z powodzeniem wykorzystywany do generowania sygnałów zegarowych w alfanumerycznych terminalach komputerowych. Standardowa prędkość wyjściowa informacji na wyświetlaczach wideo wynosi 30 klatek na 1 s. Ponieważ zakłócenia sieciowe są prawie zawsze obecne, nawet jeśli są niewielkie, obraz zaczyna powoli „toczyć się”. Dzieje się tak, jeśli nie ma dokładnej synchronizacji między częstotliwością sieci a pionowym kanałem wyświetlacza. Dobrym sposobem na rozwiązanie tego problemu jest skorzystanie z systemu PLL. W takim przypadku należy zastosować VCO o wysokiej częstotliwości (o częstotliwości około 15 MHz, wielokrotność 60 Hz), a sygnały uzyskane przez podzielenie tej głównej sekwencji zegara o wysokiej częstotliwości należy wykorzystać do sekwencyjnego tworzenia punktów każdego znaku , długość linii i liczba linii w ramce. Przechwytywanie i śledzenie PLL Oczywiście PLL pozostanie zsynchronizowane tak długo, jak sygnał wejściowy nie wykracza poza dozwolony zakres sygnałów sprzężenia zwrotnego. Ciekawym pytaniem jest wstępne wejście systemu w synchronizację. Początkowe niedopasowanie częstotliwości wytwarza okresowy sygnał różnicy częstotliwości na wyjściu detektora fazy. Tętnienie zmniejszy się po filtrowaniu i pojawi się stały sygnał błędu. Proces przechwytywania. Odpowiedź na pytanie nie jest taka prosta. Systemy sterowania pierwszego rzędu zawsze będą zsynchronizowane, ponieważ nie ma tłumienia sygnału błędu przy niskiej częstotliwości. Pętle drugiego rzędu mogą być zarówno zsynchronizowane, jak i rozsynchronizowane, w zależności od typu detektora fazy i szerokości pasma filtru dolnoprzepustowego. Ponadto detektor fazy XOR typu 1 ma ograniczoną szerokość pasma akwizycji, która zależy od stałej czasowej filtra. Ta okoliczność może być wykorzystana, jeśli konieczne jest zbudowanie systemu PLL, który musi wykonywać synchronizację tylko w określonym zakresie częstotliwości. Proces blokowania przebiega następująco: gdy sygnał błędu fazy powoduje zbieżność częstotliwości VCO do częstotliwości odniesienia, przebieg błędu zmienia się wolniej i odwrotnie. Ponieważ sygnał ten jest asymetryczny, wolniejsze zmiany zachodzą w części cyklu, w której fgun zbliża się do fop. W rezultacie niezerowe średnie napięcie DC wprowadza PLL w tryb blokady. Napięcie wejściowe VCO zmienia się podczas procesu przechwytywania, jak pokazano na rysunku 10. Zwróć uwagę na ostatni skok (przekroczenie) na wykresie; powód tego jest bardzo interesujący. Nawet jeśli częstotliwość VCO osiągnie żądaną wartość (na co wskazuje poziom napięcia na wejściu VCO), nie oznacza to, że system koniecznie wszedł w blokadę, ponieważ może się okazać, że nie ma trybu wspólnego. Może to spowodować przekroczenie krzywej. Oczywiście proces przechwytywania w każdym przypadku będzie przebiegał inaczej.
Pasek przechwytywania i śledzenia Jeśli używany jest detektor fazy XOR typu 1, pasmo przechwytywania jest ograniczone przez stałą czasową filtra dolnoprzepustowego. Ma to pewien sens, ponieważ jeśli wystąpi duża początkowa różnica częstotliwości, niedopasowany sygnał zostanie osłabiony przez filtr, tak że przechwytywanie nigdy nie nastąpi. Oczywiście zwiększenie stałej czasowej filtra dolnoprzepustowego zawęża pasmo przechwytywania, co jest równoważne zmniejszeniu wzmocnienia pętli. Okazuje się, że takich ograniczeń nie ma w detektorze fazy działającym wzdłuż frontów. Szerokość pasma śledzenia dla obu typów obwodów zależy od zakresu napięcia sterującego VCO. Kilka przykładów zastosowania systemów PLL Wspomnieliśmy już o zastosowaniu PLL w syntezatorach częstotliwości i mnożnikach częstotliwości. Jeśli chodzi o to drugie, celowość korzystania z PLL, jak widać na rozważanym przykładzie, jest tak oczywista, że nie powinno być żadnych wątpliwości co do zastosowania PLL. Proste mnożniki (tj. zegary wysokiej częstotliwości dla systemów cyfrowych) nie mają nawet problemów z jitterem odniesienia, a systemy pierwszego rzędu mogą być używane całkiem dobrze. Przyjrzyjmy się niektórym aplikacjom PLL, które są interesujące z punktu widzenia różnorodnych zastosowań. Wykrywanie sygnału FM W przypadku modulacji częstotliwości informacja jest kodowana poprzez zmianę częstotliwości sygnału nośnego proporcjonalnie do zmiany sygnału informacyjnego. Istnieją dwie metody odzyskiwania modulowanych informacji: przy użyciu detektorów fazy lub PLL. Określenie „wykrywanie” odnosi się tutaj do metody demodulacji. W najprostszym przypadku PLL jest synchronizowana z sygnałem przychodzącym. Napięcie, które jest przykładane do VCO i steruje jego częstotliwością, jest proporcjonalne do częstotliwości wejściowej, a zatem jest wymaganym demodulowanym sygnałem (Rysunek 11). W takim systemie szerokość pasma filtra musi być dobrana na tyle szeroko, aby umożliwić przejście zmodulowanego sygnału. Innymi słowy, czas odpowiedzi PLL powinien być krótki w porównaniu z zasięgiem rekonstruowanego sygnału. PLL nie powinien być zasilany sygnałem, który jest przesyłany przez kanał komunikacyjny; tutaj możesz użyć „częstotliwości pośredniej”, którą uzyskuje się w mikserze odbiornika podczas konwersji częstotliwości. Ta metoda wykrywania FM wymaga wysoce liniowego VCO, aby uniknąć zniekształceń przy częstotliwościach audio.
Druga metoda detekcji FM wykorzystuje tylko detektor fazy, a nie PLL. Zasada jest zilustrowana na rysunku 12. Oryginalny sygnał wejściowy i ten sam sygnał przesunięty w fazie są doprowadzane do detektora fazy, na którego wyjściu pojawia się określone napięcie.
Obwód przesunięcia fazowego zmienia przesunięcie fazowe liniowo z częstotliwością (zwykle wykonywane przy użyciu rezonansowych obwodów LC). Tak więc sygnał wyjściowy demodulatora jest liniowo zależny od częstotliwości wyjściowej. Ta technika jest nazywana „podwójnie zrównoważoną kwadraturową detekcją FM”. Jest stosowany w wielu układach scalonych do realizacji ścieżki wzmacniacza/detektora częstotliwości pośredniej (np. typ CA3089). Wykrywanie sygnału AM Rozważmy metody, które zapewniają proporcjonalność między sygnałem wyjściowym a chwilową wartością sygnału amplitudy o wysokiej częstotliwości. Zwykle stosuje się do tego prostowanie (ryc. 13).
Rysunek 14 ilustruje oryginalną metodę wykorzystującą PLL „(„metoda wykrywania homodynów”). Układ PLL generuje prostokątne impulsy o tej samej częstotliwości co częstotliwość modulowanej nośnej. Po przemnożeniu sygnału wejściowego przez sygnał wyjściowy PLL, uzyskuje się rodzaj prostowania pełnookresowego, po czym pozostaje tylko usunąć resztę częstotliwości nośnej filtrem dolnoprzepustowym, aby uzyskać modulowaną obwiednię. Jeśli używany jest detektor fazy XOR, to sygnał wyjściowy jest 90 ° na zewnątrz fazy w stosunku do sygnału odniesienia. Dlatego między PLL a mnożnikiem należy uwzględnić obwód przesunięcia fazowego z przesunięciem fazowym 90 °.
Synchronizacja zegara i odzyskiwanie sygnału. W systemach transmisji sygnałów cyfrowych informacje są przesyłane szeregowo kanałem komunikacyjnym. Informacja ta może mieć charakter cyfrowy lub być cyfrowym odpowiednikiem informacji analogowej, jak ma to miejsce w przypadku modulacji kodu impulsowego (PCM).Podobna sytuacja ma miejsce podczas dekodowania informacji cyfrowej z taśmy magnetycznej lub dysku.W obu przypadkach zakłócenia lub zmiany pojawia się częstotliwość impulsów (np. z powodu ściągania taśmy) i wymagane jest uzyskanie niezniekształconego sygnału zegarowego o takiej samej częstotliwości, jak częstotliwość napływających informacji. na przykład pomogłaby jedynie wyeliminować szum i przechwytywanie, ale nie byłaby w stanie śledzić powolnych zmian prędkości taśmy. literatura:
Autorzy: Paul Horowitz, Uniwersytet Harvarda, Winfield Hill. Publikacja: N. Bolszakow, rf.atnn.ru
Nowy sposób kontrolowania i manipulowania sygnałami optycznymi
05.05.2024 Klawiatura Primium Seneca
05.05.2024 Otwarto najwyższe obserwatorium astronomiczne na świecie
04.05.2024
▪ Przenośny dysk SSD T1 firmy Samsung ▪ LM5115 mikroukład regulatora-kontrolera wysokiej częstotliwości ▪ Wodór z roślin – podstawa przyszłej energii
▪ sekcja witryny Rośliny uprawne i dzikie. Wybór artykułów ▪ artykuł Olimp. Popularne wyrażenie ▪ artykuł Jak jedzą ostrygi? Szczegółowa odpowiedź ▪ artykuł Operator maszyny do znakowania. Standardowe instrukcje dotyczące ochrony pracy ▪ artykuł Stabilny oscylator kwarcowy. Encyklopedia elektroniki radiowej i elektrotechniki ▪ artykuł Balonu nie przebije ołówek. Sekret ostrości
Komentarze do artykułu: Karen [w górę] klasa ![[!]](https://diagram.com.ua/comments/smilies/excl.gif){kind=small}
Strona główna | biblioteka | Artykuły | Mapa stony | Recenzje witryn
www.diagram.com.ua |
Zobacz inne artykuły Sekcja 
Najnowsze wiadomości o nauce i technologii, nowa elektronika:
Wszystkie języki tej strony