|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese
ENCYKLOPEDIA RADIOELEKTRONIKI I INŻYNIERII ELEKTRYCZNEJ Odtwarzacz MP3 - dekoder do komputera PC. Encyklopedia elektroniki radiowej i elektrotechniki
Encyklopedia radioelektroniki i elektrotechniki / Komputery Odtwarzacz MP3, na który zwraca uwagę Czytelnik, to urządzenie będące dekoderem MP3 podłączanym do portu równoległego (LPT) komputera. Można go zastosować w stacjonarnym centrum muzycznym lub w samochodzie (gdy służy do sterowania i przechowywania informacji dowolnego typu komputera lub urządzenia na mikrokontrolerze), w celu rozszerzenia funkcjonalności „wolnych” komputerów itp. MP3, MPEG-1* Layer 3, MPEG Audio Nazwy techniki kompresji cyfrowego strumienia lub pliku audio. Podstawową cechą kodowania MPEG jest kompresja stratna. Po spakowaniu i rozpakowaniu pliku audio metodą MP3, wynik nie jest identyczny z oryginalnym „bit po bicie”. Wręcz przeciwnie, pakowanie celowo wyklucza nieistotne elementy z upakowanego sygnału, co prowadzi do ekstremalnego wzrostu współczynnika kompresji. W zależności od wymaganej jakości dźwięku metoda MP3 umożliwia kompresję cyfrowego sygnału audio dziesięciokrotnie lub więcej. Dzięki temu kompozycje muzyczne na jednej płycie audio CD w formie skompresowanej o akceptowalnej jakości dźwięku zajmują zaledwie 60…70 MB. Dziś ten format staje się coraz bardziej popularny. Na masową skalę produkowane są dziesiątki urządzeń różnych firm, wykorzystujących najróżniejsze nośniki informacji: karty pamięci, płyty CD, dyski twarde. Istnieje wiele urządzeń amatorskich, których opisy można znaleźć np. w Internecie [1], począwszy od komputerów z programowym dekodowaniem danych, po urządzenia ze sprzętowym dekodowaniem i możliwością pracy z kilkoma różnymi mediami jednocześnie. Jednak korzystanie z odtwarzacza MP3 z laptopem, nawet z procesorem o niskiej wydajności (286, 386, 486), który można kupić na rynku radiowym za niewielką opłatą, wypada korzystnie na tle wszystkich innych urządzeń. Po pierwsze, jeśli chodzi o cenę - koszt mikrokontrolera, wyświetlacza LCD i innych części to więcej niż stary laptop. Po drugie, pod względem funkcjonalności - ekran o dużej rozdzielczości i skali szarości (a nawet koloru), duży zestaw klawiszy sterujących, możliwość jednoczesnego wykorzystania komputera do innych celów (na przykład jako zegar, do sterowania różnymi urządzeniami ). Po trzecie pod względem elastyczności - oprogramowanie jest napisane w języku programowania wysokiego poziomu i można je łatwo i szybko zmieniać bez konieczności korzystania z programisty korzystając z samego komputera. Schemat blokowy odtwarzacza MP3 pokazano na ryc. 1. Jak widać jest on podłączony do portu równoległego komputera i składa się z przetwornika poziomu sygnału U1, sprzętowego dekodera MP3 U2 i zasilacza A1.
Wąskim gardłem urządzenia jest niska przepustowość portu równoległego komputera. Podczas testów na komputerze z portem SPP (Standard Parallel Port) opartym na procesorze Intel 486DX-33 maksymalny strumień danych, przy którym odtwarzane były kompozycje muzyczne bez zacinania się, wyniósł 128 Kbps. Na komputerze z portem równoległym EPP (ulepszony port równoległy), gdzie kurs wymiany sięga 0,5...2 MB/s (kurs wymiany z urządzeniem jest znacznie niższy, ponieważ wymiana danych odbywa się tylko jedną z linii sygnałowych, a strobowanie danych odbywa się programowo) normalnie odtwarzany jest strumień o szybkości 192 Kbps i wyższej. W razie potrzeby do połączenia urządzenia z komputerem można wykorzystać interfejs do podłączenia do magistrali ISA opisany w [2], z niewielką modyfikacją oprogramowania. Jednak w tym przypadku zakres urządzenia będzie zawężony - można go podłączyć tylko do komputerów stacjonarnych, ponieważ laptopy zwykle nie mają takiej magistrali. Schemat ideowy urządzenia pokazano na ryc. 2. Konwerter poziomów logicznych jest realizowany na elementach NOT z otwartym kolektorem (mikroukłady DD1, DD2) i przekształca poziomy TTL na logiczne o wysokim poziomie 3 V i odwrotnie.
Chip DD3 (VS1001k fińskiej firmy VLSI Oy) to cyfrowy procesor sygnałowy (Digital Signal Processor – DSP) do sprzętowego dekodowania warstw MPEG 1, 2 i 3 [3, 4]. Jego schemat blokowy pokazano na ryc. 3. Układ zawiera wysokowydajny rdzeń DSP o małej mocy (VS_DSP), pamięć roboczą, pamięć RAM programu (4 KB) i dane (0,5 KB) dla aplikacji użytkownika, sterowanie szeregowe i interfejsy danych, wysokiej jakości przetwornik cyfrowo-analogowy i 3- wzmacniacz częstotliwości do słuchawek.
VS1001k przyjmuje strumień danych wejściowych poprzez magistralę szeregową, która jest podłączona w systemie jako urządzenie podrzędne. Strumień wejściowy jest dekodowany i przekazywany przez hybrydowy układ regulacji głośności A/D do 18-bitowego przetwornika cyfrowo-analogowego delta-sigma. Dekodowanie jest kontrolowane poprzez szeregową magistralę sterującą. Oprócz prostego dekodowania można dodać specjalne aplikacje - efekty DSP, które znajdują się w pamięci RAM użytkownika. Do sterowania chipem i przesyłania strumienia danych MP3 wykorzystywane są dwie magistrale: SCI (Serial Control Interface) do sterowania i SDI (Serial Data Interface) do przesyłania danych. Przeznaczenie linii tych opon podano w tabeli 1.
VS1001k zawiera 15 rejestrów SCI (tabela 2). Po sprzętowym „resetowaniu” wszystkie są ustawione na 0.
Rejestr MODE służy do kontrolowania operacji VS1001. Nazwy jego bitów, ich funkcje i opisy podano w tabeli. 3.
Rejestr STATUS zawiera informacje o aktualnym stanie chipa. Bity 1 i 0 służą do sterowania poziomem wyjścia analogowego (0 - 0 dB, 1 = -6 dB, 3 - -12 dB), bit 2 - do wyłączania zasilania części analogowej mikroukładu (jeśli jest ustawiony na jeden, wyłącza się). Zapis do rejestru VOL (patrz niżej) automatycznie ustawia poziom sygnału wyjścia analogowego i użytkownik nie musi się martwić o jego stan. Rejestr CLOCKF stosuje się, jeżeli częstotliwość zegara jest inna niż 24,576 MHz (musi być wielokrotnością 2 kHz). Wartość tego rejestru oblicza się ze wzoru CLOCKF = ХТ1/2000 (ХТ1 - częstotliwość zegara w hercach). Rejestr może przyjmować wartości od 0 do 32767, jednak większe wartości ograniczone są maksymalną częstotliwością taktowania mikroukładu (32 MHz). Ustawienie MSB rejestru na 1 włącza wewnętrzny podwajacz częstotliwości. Częstotliwość zegara do 15 MHz można podwoić. Rejestr CLOCKF musi być ustawiony przed dekodowaniem danych MP3, w przeciwnym razie dane nie będą odtwarzane poprawnie. Częstotliwość zegara określa maksymalną częstotliwość próbkowania danych audio i szybkość wejściowego strumienia danych MP3. Na przykład przy częstotliwości taktowania 12,288 MHz mikroukład dekoduje dane audio z częstotliwością próbkowania 24 kHz i strumieniem do 96 Kb/s, przy częstotliwości 22,580 MHz - z częstotliwością próbkowania 44,1 kHz i strumieniem do 160 kbps, strumień o zmiennej prędkości nieprzekraczającej 256 kbps. Jeżeli częstotliwość taktowania wynosi 24,576 MHz, wszystkie dane audio są dekodowane z częstotliwością próbkowania do 48 kHz i szybkością transmisji do 192 Kbps, przy częstotliwości 28 MHz – strumień z maksymalną szybkością do 320 Kbps. rejestr przy przetwarzaniu prawidłowego strumienia zawiera dekodowany aktualny czas w sekundach. Bity 8-0 rejestru AUDATA zawierają wartość szybkości transmisji danych w kilobitach na sekundę (jeśli jest zmienna, zawierają aktualną prędkość strumienia), bity 12-9 zawierają indeks szybkości próbkowania (tabela 4). Bity 14 i 13 nie są używane i zawsze mają wartość 0. Bit 15 charakteryzuje typ danych audio (0 – mono, 1 – stereo).
Wykorzystując rejestry WRAM WRAMADDR AIADDR można ładować i uruchamiać na chipie aplikacje napisane przez użytkownika, np. miksując kanały, tworząc efekty stereofoniczne przy odtwarzaniu sygnału mono, wprowadzając korektor cyfrowy. Przykłady takich aplikacji i narzędzia do ich rozwijania można znaleźć na stronie internetowej producenta chipa. Należy jednak pamiętać, że wszystko to zwiększa obciążenie cyfrowego procesora sygnałowego, a jego wydajność jest ograniczona. Na przykład przy częstotliwości taktowania 24,576 MHz i dekodowaniu strumienia danych o szybkości 128 Kb/s przy częstotliwości próbkowania 44,1 kHz pozostaje tylko około 28% wolnego czasu procesora. Kiedy ekspander odpowiedzi częstotliwościowej jest włączony (przez bit SM_BASS rejestru MODE), zużywane jest dodatkowe 6,5% wydajności DSP. Rejestry HDAT0 i HDAT1 zawierają informację o tytule utworu muzycznego wyodrębnionego z bieżącego strumienia danych MPEG. Rejestr VOL służy do regulacji głośności. W każdym kanale wartość może zmieniać się od 0 do 255 (co odpowiada tłumieniu sygnału od poziomu maksymalnego do zera w krokach co 0,5 dB). Dla lewego kanału wartość mnoży się przez 256 i dodaje do wartości prawego kanału. Zatem, aby uzyskać maksymalną głośność, w rejestrze musi znajdować się 0, a całkowita cisza - 65535. Po sprzętowym „resetowaniu” ustawiana jest maksymalna głośność, „reset programowy” nie zmienia ustawionej głośności. Po ustawieniu minimalnej głośności (255 w obu kanałach) zasilanie części analogowej zostaje wyłączone, czemu towarzyszy kliknięcie. Możesz to wykluczyć, jeśli użyjesz maksymalnej wartości 254 w obu kanałach (0xFEFE), aby wyłączyć dźwięk. W urządzeniu jako regulator napięcia zasilania 3 V (DA1) zastosowano układ PQ20VZ51 firmy SHARP. Napięcie wyjściowe Uout (w zakresie 1,5 ... 20 V przy prądzie obciążenia do 0,5 A) oblicza się ze wzoru Uout = Uobr (1 + R3 / R4), gdzie R4 = 1 kOhm, a napięcie odniesienia Uobr = 1,25, 3 V. W tym przypadku R1,5 \u1,25d 1 kOhm i Uout \u1,5d 1 (3,125 + XNUMX / XNUMX) \uXNUMXd XNUMX V. Dławiki filtrujące L1-L3 i kondensatory C3-C6 służą do oddzielenia obwodów mocy części analogowej i cyfrowej. Mikroukład ma wbudowaną funkcję włączania / wyłączania zasilania, z której można korzystać w przenośnej wersji urządzenia. Oprogramowanie do zarządzania urządzeniami jest napisane w języku C i należy je skompilować i umieścić na komputerze. Autor korzystał z kompilatora Borland C. Do sterowania wykorzystywane są następujące funkcje zdefiniowane w pliku vs1001.h: void SCIWrite(int aress, int data) - zapis do SCI; int SCIRead(int aress) - czytaj SCI; void SDIWrite(int data) - zapis do SDI; void xReset(void) - "reset" sprzętu; int DREQ(void) - odczytaj wartość sygnału DREQ. Program działa tak:
W razie potrzeby ustaw pozostałe rejestry, np. VOL, MODE itp. Następnie stan wyjścia DREQ sprawdzany jest funkcją DREQQ. Jeżeli jest ustawiona na 0 (funkcja DREQQ zwraca 0), wówczas można przesyłać dane z pliku MP3. *Skrót MPEG to skrót od Moving Picture Expert Group – nazwy grupy eksperckiej ISO (International Organisation for Standardization), działającej w kierunku opracowywania standardów kodowania i kompresji danych wideo i audio. Często skrót MPEG jest używany w odniesieniu do standardów opracowanych przez tę grupę. W najprostszym przypadku program wygląda tak (mp3play.cpp):
Przy odtwarzaniu kolejnego pliku należy wykonać programowy „reset” układu VS1001k (poprzez ustawienie bitu SMRESET rejestru SCI MODE na 1). Sprawdzanie wydajności urządzenia rozpoczyna się od analogowej części układu DD3. Na wszystkich pinach UDDA, UDDD. oraz xRESET i TEST0 powinny wynosić około +3 V, a pin RCAP powinien wynosić około +1,3 V. Jeśli ten ostatni ma wartość 0 lub UD DA, część analogowa VS1001 jest uszkodzona. Gdy dekoder zostanie poddany „twardemu resetowi” poprzez przyłożenie niskiego poziomu na pin xRESET, powinno się wydarzyć co następuje: po 4096 cyklach zegara po tym, jak napięcie na xRESET powróci do poziomu jedności, na pin DREQ powinien pojawić się niski poziom, który po 6000 cykli generatora zegara powinno zmienić się na wysoki poziom. Jeśli poziomy sygnału na tym pinie nie zmieniają się w pokazanej kolejności, wewnętrzne oprogramowanie chipa jest uszkodzone. Następnie sprawdź działanie magistrali SCI. W tym celu do rejestru VOL zapisuje się maksymalną wartość głośności, a następnie wartość OxFFFF, która wyłącza część analogową układu Vsl001k. W rezultacie w słuchawkach podłączonych do gniazda XS2 powinno być słyszalne kliknięcie. Poniższy fragment programu (scitest.cpp) ilustruje to: na wyjściu będzie słychać pięć kliknięć w odstępie 0,5 s:
Teraz musisz sprawdzić odczyt rejestrów SCI. W tym celu należy zapisać jakąś wartość do rejestru VOL, np. 12345, a następnie odczytać informacje z tego rejestru i porównać wynik. Na wyświetlaczu komputera, jeśli test przebiegnie pomyślnie, wyświetli się komunikat „SCI Read Test Passed”, w przeciwnym wypadku – „SCI Read Failed” (sciread.cpp).
Następnie sprawdź zapis w SDI. Wygodne jest użycie specjalnego testu wbudowanego w mikroukład, który wytwarza sygnał sinusoidalny na wyjściu analogowym. Aby umożliwić wykonanie testu należy przesłać poprzez SDI ośmiobajtową sekwencję 0x53 OxEF Ox6E n 0 0 0 0, gdzie n = 48... 119 (wybierane przez użytkownika). Parametry sygnału określone są z tabeli. 5, gdzie wskaźnik częstotliwości próbkowania wynosi Fsldx = (n - 48)mod9, a wskaźnik liczby próbek wynosi FSin = (n - 48)/9. Przykładowo przy n = 62 (w tym przypadku n - 48 = 14) Fsldx = 5 i FSin = 1. Wartość Fsldx = 5 odpowiada częstotliwości próbkowania 16000 Hz, a wartość FSin = 1-16 próbek. Zatem na wyjściu otrzymamy sygnał sinusoidalny o częstotliwości 16000/16 = 1000 Hz.
Aby wyjść z trybu testowego, sekwencja bajtów 0x45 0x78 0x69 0x74 0 0 0 0 jest przesyłana przez SDI. Poniższy fragment programu (sinetest.cpp) demonstruje ten test: na wyjściu analogowym można słuchać sygnału o częstotliwości 1 kHz przez 5 sekund:
Aby sprawdzić pamięć układu VS1001k, do SDI wysyłana jest ośmiobajtowa sekwencja 0x4D OxEA 0x6D 0x54 0 0 0 0. Po wydaniu tego polecenia należy odczekać 500 000 cykli zegara. Wynik testu można odczytać z rejestru HDAT0 SCI. Odebrane dane są interpretowane w następujący sposób: jeśli bit jest ustawiony na 1, test pamięci przebiega pomyślnie (tabela 6).
Na wyświetlaczu komputera, jeśli test zakończy się pomyślnie, wyświetli się komunikat „Test pamięci zakończony pomyślnie”, w przeciwnym razie - „Błąd pamięci xxxxx”, gdzie xxxxx to wartość odczytana z rejestru HDATO. Oto fragment programu do testowania pamięci (memtest.cpp):
Aby sprawdzić rejestry SCI należy wysłać do SDI ośmiobajtową sekwencję 0x53 0x70 0xEE n 0 0 0 0, gdzie n jest numerem rejestru do testu. Zawartość określonego rejestru jest odczytywana i kopiowana do rejestru HDAT0. W przypadku konieczności sprawdzenia rejestru HDAT0 wówczas jego wartość jest kopiowana do rejestru HDAT1. Urządzenie montowane jest na płytce drukowanej wykonanej według rysunku pokazanego na rys. 4. Podczas montażu włóż kawałki drutu ocynowanego w otwory obramowane polami stykowymi o minimalnej średnicy i przylutuj je do drukowanych przewodów po obu stronach płytki. Zamiast PQ20VZ51 można zastosować dowolny regulator napięcia mikroukładu, który pozwala uzyskać na wyjściu 3 V (na przykład LM317). Cewki indukcyjne L1-L3 dowolne o indukcyjności 10 μH. Falowniki z wyjściem typu otwarty kolektor DD1.1-DD1.6, DD2.1-DD2.3 mogą być serii K155, KR531, K555, KR1533. Niepożądane jest zastępowanie układu VS1001k urządzeniami z innymi indeksami literowymi (poprzednie wersje), ponieważ mają one wiele wad. literatura
Autor: V. Kardapolov, wieś Tbilisskaya, Terytorium Krasnodarskie
Sztuczna skóra do emulacji dotyku
15.04.2024 Żwirek dla kota Petgugu Global
15.04.2024 Atrakcyjność troskliwych mężczyzn
14.04.2024
▪ Ręczny analizator widma B&K PRECISION Model 2650 ▪ W trzewiach ziemi pada deszcz
▪ sekcja serwisu Encyklopedia elektroniki radiowej i elektrotechniki. Wybór artykułów ▪ artykuł o biosferze. Historia i istota odkryć naukowych ▪ artykuł Po której stronie II wojny światowej, poza III Rzeszą, walczył Hitler? Szczegółowa odpowiedź ▪ artykuł Odpowiedzialność pracownika w zakresie stosunków pracy i ochrony pracy ▪ artykuł O łączeniu rozmów w mieszkaniu. Encyklopedia elektroniki radiowej i elektrotechniki ▪ artykuł Prostownik o niskim tętnieniu. Encyklopedia elektroniki radiowej i elektrotechniki
Strona główna | biblioteka | Artykuły | Mapa stony | Recenzje witryn
www.diagram.com.ua |
Zobacz inne artykuły Sekcja 
Najnowsze wiadomości o nauce i technologii, nowa elektronika:
Wszystkie języki tej strony