|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese
ENCYKLOPEDIA RADIOELEKTRONIKI I INŻYNIERII ELEKTRYCZNEJ Mikrokontrolery 8XC51CB firmy INTEL. Encyklopedia elektroniki radiowej i elektrotechniki
Encyklopedia radioelektroniki i elektrotechniki / Mikrokontrolery Grupa 8XC51GB obejmuje mikrokontrolery 80C51GB, 83C51GB, 87C51GB, 80C51GB-1, 83C51GB-1 i 87C51GB-1. W chwili pisania tego tekstu wszystkie były produkowane w 68-pinowej obudowie PLCC i były oznaczone prefiksem N (N80C51GB, N83C51GB itp.). Układy są wykonane zgodnie z technologią SNMOS III-E firmy Intel. Wersje z programowalną pamięcią wewnętrzną ROM nie posiadają przezroczystego okienka w obudowie, czyli należą do kategorii jednorazowych programowalnych. To nieco ogranicza krąg ich konsumentów ze względu na fakt, że podczas debugowania nie można pracować metodą prób i błędów z wielokrotnym przeprogramowywaniem kryształu, ale konieczne jest użycie odpowiedniego emulatora. Pierwsze trzy z powyższych kontrolerów działają z częstotliwością sygnału zegara od 3,5 do 12 MHz, pozostałe działają w zakresie częstotliwości od 3,5 ... 16 MHz. Napięcie zasilania wszystkich sterowników wynosi 5 V, wersje niskonapięciowe nie były produkowane. Główne parametry techniczne kontrolerów z grupy 8хС51GB:
Większość z tych cech jest nieodłączna dla całej rodziny MSS51, dlatego nie będziemy się nad nimi szczegółowo rozwodzić. Tym, którzy ich nie znają, polecamy zapoznanie się z artykułami na temat mikrokomputerów jednoukładowych opublikowanymi w [1-3]. Dodatkowo, analizując mikrokontrolery 8xC51Fx, 8x151Fx [4], szczegółowo opisano tablicę programowalnych liczników, w związku z czym będzie ona również rozpatrywana tylko z punktu widzenia jej różnic w stosunku do tej dostępnej w 8xX51Fx. Tematem naszej znajomości będą cechy 8xC51GB, których nie posiada żadna z pozostałych grup rodziny MCS51. Należy zauważyć, że kontrolery 80C51GB i 80C51GB-1 nie zawierają wewnętrznej pamięci programu, 83C51GB i 83C51GB-1 mają pamięć ROM programowalną przez maskę o pojemności odpowiednio 8 i 16 KB, a 87C51GB i 87C51GB-1 mają przeprogramowalną pamięć ROM z pojemności odpowiednio 8 i 32 KB. CEL WNIOSKÓW Celem wniosków kontrolerów danej grupy jest:
Większość z tych wniosków jest znana tym, którzy mieli już do czynienia z mikrokontrolerami z rodziny MSS51. Nowością są piny portów P4, P5 wraz z ich alternatywnymi funkcjami (podano je po znaku /), piny zasilania (AVrol, AVss) oraz sygnały związane z ADC (COMPREF, ACH0-ACH7, TRIGIN), które będą brane pod uwagę przy opisywaniu odpowiednich urządzeń. Port RO jest podobny do odpowiednich portów wcześniejszych mikroukładów i wykonuje te same funkcje. Kontrolery 8xC51GB mają dwa nowe porty - P4 i P5. A także R1-RZ. są to 1-bitowe, quasi-dwukierunkowe porty we/wy z wysokim wewnętrznym rezystorem, aby zapewnić szybkie przejście do stanu logicznego 1 po przełączeniu. Rezystor jest podłączony do stopnia wyjściowego na dwa cykle zegara, aby doprowadzić wyjście do określonego stanu, a następnie rozłączany. Wyjścia portów P5-P1, które znajdują się w stanie logicznym 1, dzięki wewnętrznemu rezystorowi mają wysoki potencjał i mogą być użyte jako wejścia w tym stanie. W przeciwieństwie do RO linie wejściowe portów P5-P1 wyposażone są w wyzwalacze Schmitta. Prawie wszystkie piny portów mają alternatywne przeznaczenie (Tabela XNUMX). Po zresetowaniu wyjścia portu RH są ustawiane na jeden stan, reszta jest ustawiana na zero. Wejście RESET# - reset. Niski poziom na tym wejściu przez dwa cykle maszynowe podczas pracy generatora zegarowego powoduje reset sterownika. Kołki portu ustawiane są do stanu początkowego w momencie, gdy napięcie na wejściu RESET# spadnie do 0,3...0,4 V. Procedura resetu trwa pięć cykli maszynowych (60 cykli zegara). Należy zwrócić uwagę na fakt, że polaryzacja sygnałów resetowania mikrokontrolerów z grupy 8xC81GB jest odwrotna w stosunku do innych mikroukładów z rodziny MSS51. Przyczyny tego odwrócenia nie są znane autorowi. Wejście ALE/PROG# jest całkowicie podobne do odpowiadających mu wejść innych sterowników z rodziny MSS51. Należy pamiętać, że w 8xC51GB użytkownik ma możliwość wyłączenia wyjścia sygnału ALE. ustawiając najmniej znaczący bit rejestru SFR, znajdujący się pod adresem 0EH, na 8. Sygnał A1E jest wydawany tylko w momencie zadziałania komendy MO\/C lub MO\/X, w innych przypadkach na tym pinie utrzymywany jest jeden poziom. Podczas pracy tylko z wewnętrznym programem i pamięcią danych na wyjściu ALE nie będzie w ogóle żadnych sygnałów. Wejście EA#/Vpp służy do pobierania poleceń z wewnętrznej pamięci programu, jeśli taka jest na chipie i wejście jest podłączone do wspólnego przewodu. Po przyłożeniu do niego pojedynczego poziomu wykonywany jest program z zewnętrznej pamięci programu. To ostatnie jest jednak możliwe tylko do czasu ustawienia bitów zabezpieczających wewnętrznej pamięci programu, co zostanie omówione poniżej. Napięcie programowania Vpp = 12,75 V jest przykładane do tego styku podczas programowania wewnętrznej pamięci ROM mikroukładów 87C51GB, 87C51GB-1. RÓŻNICE 8ХС51GВ OD INNYCH PRODUKTÓW RODZINY MCS51 Wymieńmy więc najważniejsze różnice między kontrolerami 8xC51GB. Czy to, że:
WĘZEŁ ADC ADC mikrokontrolerów 8хС51GB (patrz schemat funkcjonalny na rys. 1) posiada osiem wejść analogowych (wyjścia ASN0-ACN7), zewnętrzne wejście wyzwalające TRIGIN, wyjścia zasilania (AVHrol) i wspólnego przewodu (AVss) części analogowej galwanicznie izolowane od odpowiednich wyjść cyfrowych, a także wyjście odniesienia (przykładowego) napięcia porównawczego COMPREF. ADC zawiera ośmiokanałowy multiplekser, 256-elementowy układ rezystancyjny, komparator, urządzenie do próbkowania/wstrzymywania, osiem rejestrów wyników, rejestr kolejnych przybliżeń i rejestr wyników porównania. W rzeczywistości w przestrzeni SFR jest 10 dodatkowych rejestrów. Rejestry AD0-AD7 (84Н, 94Н, 0А4Н, 0В4Н, 0С4Н, 0D4Н, 0Е4Н, 0F4Н) zawierają wyniki konwersji dla każdego z ośmiu kanałów. Wartość każdego rejestru jest aktualizowana po zakończeniu konwersji w odpowiednim kanale, począwszy od kanału 0. Rejestr wyników porównania ACMP (0С7Н) zawiera osiem flag odzwierciedlających wyniki porównania sygnałów na wejściach analogowych ASN0-ACN7 z napięciem na wejściu COMPREF (Tabela 3). Odpowiednia flaga jest ustawiana na 1, jeśli napięcie wejściowe na tym wejściu analogowym przekracza COMPREF”, w przeciwnym razie flaga jest wyczyszczona. Rejestr ACOM (097H) zawiera flagę przerwania ALF ADC, bit zezwolenia na konwersję ACE, dwa bity wyboru kanału ACSO i ACS1, bity trybu wejścia AIM i trybu uruchamiania ATM (Tabela 4).
TRYB PORÓWNYWANIA Tryb ten jest zawsze aktywny i służy do porównania napięć na wejściach ACH0-ACN7 z napięciem odniesienia podanym na wejście COMPREF sterownika. Za każdym razem, gdy ADC jest uruchamiany, stan każdego bitu rejestru ASMR zmienia się na nowy, zaczynając od kanał 0, niezależnie od ustawionego trybu odpytywania kanałów. Tryb pozwala na szybkie porównanie typu mniej więcej dwóch sygnałów analogowych metodą sprzętową, co może znacznie skrócić i uprościć wykonywany program. Jeśli tryb porównania nie jest używany, na wejście COMPREF można podać dowolne napięcie od Vcc do Vss. TRYB STARTU ADC może być wyzwalany zarówno ze źródeł wewnętrznych, jak i zewnętrznych. W pierwszym przypadku bit ATM rejestru ACON musi być ustawiony na 1. W tym trybie w cyklu następującym po tym, w którym bit ACE był ustawiony na 1, konwersja rozpoczyna się od kanału 0. Po zakończeniu konwersji , flaga ALF jest ustawiona na kanale 1. ADC włączony, ustawienie flagi na 0 powoduje przerwanie wektora ADC. Nowy cykl rozpoczyna się po zakończeniu poprzedniego. Ustawienie bitu ACE na XNUMX kończy konwersję, W trybie wyzwalania zewnętrznego konwersja rozpoczyna się, gdy na wejściu TRIGIN pojawi się poziom zerowy. To wejście nie jest blokowaniem krawędzi, a jego stan jest określany przez odpytywanie każdego cyklu maszyny. Innymi słowy, aby rozpocząć konwersję, czas trwania sygnału poziomu zerowego na wejściu TRIGIN musi być większy niż czas trwania cyklu maszyny. Po uruchomieniu pętli, aż do jej zakończenia, stan wejścia TRIGIN jest ignorowany, a konwersja odbywa się tak samo jak w poprzednim przypadku. Po zakończeniu cyklu ADC zatrzymuje się, dopóki nowy impuls nie pojawi się na wejściu TRIGIN lub dopóki nie zostanie wewnętrznie wyzwolony przez bit ACE.
TRYB LOGOWANIA Ustawienie bitu AIM na 0 wprowadza przetwornik ADC w tzw. tryb skanowania, w którym przeprowadzana jest konwersja w sekwencji ACH1, ACH7 ..... ACH1. Wyniki konwersji umieszczane są odpowiednio w rejestrach ADO. AD7.....ADXNUMX. Gdy bit AIM jest ustawiony na 1 po starcie przetwornika ADC, w kanale wykonywane są cztery kolejne konwersje sygnału, których liczba jest określona przez stan bitów ACS0 i ACS1 rejestru ACON. Wyniki tych pomiarów sygnału na wybranym kanale zapisywane są do rejestrów AD0-AD3. Po tym ADC. podobnie jak w trybie skanowania, odpytuje kanały ACH4-ACN7. wyniki konwersji są rejestrowane w AD4-AD7. KORZYSTANIE Z ADC DLA MNIEJSZYCH KANAŁÓW
Istnieje kilka opcji wykorzystania przetworników ADC z mniej niż ośmioma kanałami. Jeżeli czas konwersji nie jest krytyczny, to można po prostu poczekać na przerwanie po zakończeniu konwersji w siódmym kanale i odczytać wyniki tylko z wybranych kanałów. Jeśli ważne jest, aby uzyskać wynik natychmiast po zakończeniu konwersji w wybranym kanale, Intel sugeruje zliczanie żądanego przedziału czasu za pomocą timera i jego przerwań. Inną zalecaną metodą jest okresowe sprawdzanie stanu odpowiedniego rejestru wyników. Jego zmiana daje informację, że nastąpiła nowa konwersja (jednak ta metoda jest odpowiednia tylko wtedy, gdy mierzone napięcie nie jest stałe). Korzystanie z trybu wyboru kanału nie skraca czasu konwersji, a jedynie zwiększa liczbę pomiarów w wybranym kanale na cykl. ADC W TRYBIE MIKROPOWER ADC kontrolerów 8xC51GB zawiera układ ograniczający pobór mocy węzła w trybach XX i MP do wartości prądu upływu. Dla normalnego funkcjonowania tego obwodu, potencjał wykorzystania musi być przyłożony do pinu AVioi mikrokontrolera. W czasie, gdy ADC jest w trybie niskiego poboru mocy, napięcie zasilania może zostać obniżone do 2,5 V. TABLICE PROGRAMOWALNYCH LICZNIKÓW Mikrokontroler 8xC51GB zawiera programowalną tablicę liczników (PCA), podobną do zastosowanej w 8xC51Fx [4]. Jednak 8xC51GB ma również drugą podobną macierz - PCA1. Różnice w stosunku do RSA są następujące:
Mikrokontrolery 8хС51GB obsługują 15 wektorów przerwań (tab. 6). Dolna piątka z nich jest podobna do tych dostępnych we wszystkich kontrolerach z rodziny MSS51, szósta obsługuje trzeci timer/licznik (pojawił się dopiero począwszy od kryształów z rodziny MSS52), siódma, dostępna tylko w 8xC51FX, 8x151FX i 8xC51GB, obsługuje programowalną macierz liczników (PCA). Ten ostatni dodatkowo posiada przerwania z pięciu zewnętrznych wejść (INT2 - INT6). druga matryca programowalnych liczników, ADC oraz rozbudowany port szeregowy.
We wszystkich kontrolerach z rodziny MSS51 każde przerwanie można wyłączyć poprzez ustawienie odpowiedniego bitu w rejestrze IE na niski poziom, oczywiście dotyczy to również 8xC51GB. Ponieważ jednak zawiera dwa razy więcej źródeł przerwań, dodatkowy rejestr IEA służy do ich włączania/wyłączania (Tabela 7). Tak jak w poprzednim przypadku ustawienie bitu na 1 włącza odpowiednie przerwanie, reset na 0 wyłącza je. Adres rejestru IEA-0A7H. Należy zauważyć, że wszystkie przerwania, w tym te opisane w tabeli. 7 można jednocześnie wyłączyć ustawiając bit EA (IE.0) – najbardziej znaczący bit rejestru IE na wartość 7.
Każde przerwanie może mieć swój własny priorytet (od poziomu 0 - najniższy do poziomu 3 - najwyższy). Poziom priorytetu jest określany przez stan bitów w parach rejestrów IP, IPH i IPA, IPHA. Pierwszy z nich jest identyczny z dostępnym we wcześniejszych kontrolerach i został szczegółowo opisany przy rozważaniu grupy 8xC51Fx. Druga para (adresy rejestrów odpowiednio 0V8H i 0V6H) jest dostępna tylko w 8xC51GB i obsługuje przerwania, które są tylko w tych kontrolerach. w tabeli. 8 pokazuje zgodność między bitami rejestrów i przerwaniami, których poziom określają, w tabeli. 9 - zgodność poziomów priorytetów ze stanem bitów w parach rejestrów IP, IPH i IPA, IPHA.
Przerwania o niskim priorytecie mogą z kolei zostać przerwane tylko przez zdarzenie o wyższym (ale nie równym) priorytecie. W związku z tym przerwanie o najwyższym priorytecie nie może zostać przerwane. Jeśli procesor jednocześnie odbiera żądania dwóch lub więcej przerwań o tym samym priorytecie, to kolejność ich przetwarzania jest określana przez specjalną sekwencję odpytywania flagi przerwania. Dla kontrolerów 8xС51GB wygląda to tak:
Przerwania zewnętrzne I NT0 i INT1 mikrokontrolera 8xC51GB w pełni odpowiadają podobnym przerwaniom wszystkich mikroukładów rodziny MSS51 i, w zależności od stanu bitów ITO i IT1 rejestru TCON, mogą być ustalone zarówno pod względem poziomu, jak i różnicy od 1 do 0. Zewnętrzne piny INT2 i INTZ mogą reagować zarówno na dodatnie, jak i ujemne zbocze sygnału. Mikroukład ma rejestr EXICON (0С6Н) zawierający bity IT2 i ITZ, które określają aktywne zbocze sygnału na pinach P5.2 (INT2) i P5.3 (INTТЗ). Kiedy bit ITn jest ustawiony na 0, przerwanie jest inicjowane na zboczu ujemnym, gdy ITn = 1, na zboczu dodatnim. Zdarzenia zewnętrzne INT4 - INT6 są ustalane tylko na dodatnim zboczu na wyjściach P5.4(INT4) - P5.6(INT6). Wszystkie zewnętrzne przerwania generują odpowiednie ustawiane sprzętowo flagi. Dla zdarzeń INTO, LCAŁK1 to bity 1E0 i IE1 rejestru TCON. Flagi IE2-IE6 znajdują się w rejestrze EXICON. Są one resetowane sprzętowo w momencie, gdy procesor przełącza się na odpowiednią procedurę przetwarzania przerwań. Podczas cyklu maszynowego zewnętrzne piny przerwań są odpytywane tylko raz. Dlatego, aby przerwanie zostało zarejestrowane, czas trwania jego aktywnego poziomu musi przekraczać czas trwania jednego cyklu maszynowego (12 cykli zegara). Przeznaczenie bitów rejestru EXICON podano w tabeli. 10.
ZAAWANSOWANY PORT SZEREGOWY Rozszerzony port szeregowy (SEP) ma sprzęt do implementacji magistrali 1C, de facto standardu komunikacji szeregowej. SEP umożliwia pracę w czterech różnych trybach, posiada trzy różne źródła zegara. Na jego potrzeby zaangażowane są dwa wyjścia mikroukładu: P4.1 - wejście / wyjście danych i P4.0 - do wyprowadzenia sygnału zegara. Nadawany lub odbierany pakiet składa się z ośmiu bitów danych. W tym przypadku stosuje się osiem cykli działania SEP. W przypadku braku odebranych lub przesłanych informacji sygnał zegarowy i dane są nieaktywne. Do SEP przypisane są trzy rejestry SFR: SEPCON (0D7H), SEPDAT (0E7H) i SEPSTAT (0F7H). Adresowane są tylko bajt po bajcie. Przyporządkowanie bitów w rejestrach SEPCON i SEPSTAT podano w tabeli. odpowiednio 11 i 12.
na ryc. Na rysunku 2 przedstawiono cechy wyróżniające tryby pracy SEP – aktywne poziomy sygnału zegarowego oraz zbocza wykorzystywane do odbioru lub nadawania. Jak wynika z Tab. 11, tryb pracy SEP jest określony przez stan bitów CLKPOL i CLKPH znajdujących się w rejestrze SEPCON.
Aby odebrać lub przesłać bajt należy wybrać tryb pracy portu (bity CLKPOL i CLKPH), prędkość transmisji (SEPS1 i SEPS0) oraz ustawić bit SEPE na 1. Proces przesyłania rozpoczyna się natychmiast po załadowaniu bajtu do Rejestr SEPDATA. Odbiór jest inicjowany przez ustawienie bitu SEPREN na 1, gdy rejestr SEPDATA jest pusty i nie ma transmisji. Po odebraniu ośmiu bitów SEPREN jest resetowany sprzętowo. Zakończenie odbioru lub transmisji powoduje ustawienie bitu SEPIF na 1. Jego reset jest możliwy tylko programowo. Jeśli użytkownik próbuje zapisać (lub odczytać) rejestr SEPDATA podczas nadawania lub odbierania, ustawiany jest odpowiedni bit błędu. Flaga SEPFWR jest ustawiana, gdy próbuje się to zrobić podczas transmisji bajtów, a SEPFRD jest ustawiany podczas odbierania. Z ustawieniem tych bitów nie są związane żadne przerwania, więc użytkownik musi samodzielnie kontrolować ich stan. Oczywiście resetowanie tych flag można wykonać tylko programowo. TIMER SPRZĘTOWY Sprzętowy zegar kontrolny (HWDT) resetuje mikrokontroler po jego przepełnieniu, co jest sposobem na walkę z zawieszeniem systemu (pętlą programu). Timer/licznik modułu PCA 4 również można skonfigurować do pełnienia podobnej funkcji, jednak takie jego wykorzystanie ogranicza możliwości użytkownika, dlatego w 8xC51GB pojawił się niezależny WDT, który nie wymaga użycia PCA. Watchdog sprzętowy składa się z 14-bitowego licznika, który jest zwiększany w każdym cyklu maszyny, oraz rejestru SFR WDTRST (0A6H). Timer jest zawsze aktywny i stale zwiększa stan licznika w trakcie działania zegara. Nie ma możliwości zatrzymania timera. Jeśli program użytkownika nie zapisuje żadnych informacji do WDTRST, to co 16 384 cykli maszynowych HWDT generuje sygnał RESET, który resetuje mikrokontroler. Spowoduje to zresetowanie licznika. Aby uniemożliwić działanie HWDT, program użytkownika z interwałem co najmniej 16 383 cyklonów maszynowych musi kolejno wprowadzić do rejestru WDTRST dwa bajty - 01EH i 0A6H. Należy pamiętać, że w WDTRST można jedynie zapisywać informacje, nie ma możliwości odczytania ich zawartości. Nie zaleca się wykonywania wspomnianego restartu timera watchdoga za pomocą procedury obsługi przerwania z jednego z timerów/liczników, ponieważ przerwania mogą być przetwarzane nawet wtedy, gdy program główny jest zawieszony. Najlepszym miejscem do umieszczenia poleceń resetowania watchdoga jest zapętlony fragment kodu, który ma okres powtarzania krótszy niż czas odpalania HWDT.
Przełączenie 8xC51GB w tryb mikrozasilania zatrzymuje wewnętrzny zegar i HWDT. Wyjście kontrolera z trybu micro-power, podobnie jak wszystkich jego poprzedników, można wykonać na dwa sposoby: poprzez reset lub wywołanie zewnętrznego przerwania, aktywowanego przed przełączeniem 8xC51GB do trybu nazwanego. W pierwszym przypadku HWDT jest resetowany, w drugim, przy starcie generatora zegara, zawartość licznika HWDT będzie nadal rosła. Ponieważ jednak do stabilnego uruchomienia generatora zegara wymagany jest czas około dwudziestu jego okresów, zaleca się, aby czas trwania zewnętrznego impulsu przerwania, który wyprowadza sterownik z trybu mikrokonsumpcji, był nie mniejszy niż wspomniany czas. Program obsługi przerwań rozpocznie wykonywanie dopiero po tym, jak poziom zewnętrznego sygnału przerwania spadnie do 1, kiedy częstotliwość generowania ustabilizuje się. W tym samym czasie rozpocznie się inkrementacja licznika HWDT, to znaczy, gdy sygnał przerwania ma poziom zerowy, HWDT nie działa. W trybie XX generator zegara sterownika nie jest wyłączony. W rezultacie zawartość licznika HWDT stale rośnie i aby zapobiec resetowi, konieczne jest użycie przerwania timera, które spowoduje wyjście z tego trybu, zresetowanie licznika timera watchdoga i powrót do trybu bezczynności. Poniższy fragment kodu używa przerwania T/CO do okresowego resetowania HWDT. To prawda, jak wspomniano powyżej, użycie takiego przerwania nie jest najlepszym miejscem do resetowania licznika i lepiej jest wbudować taką procedurę w wykonywaną okresowo część programu - odpytywanie klawiatury lub wyświetlanie informacji. Dlatego powyższy fragment należy traktować jako przykład demonstracyjny, a nie podprogram, który powinien być stosowany w programach bez żadnych zmian. WYKRYWANIE AWARII ZEGARA Obwód wykrywania awarii oscylatora (OFD) jest przeznaczony do resetowania mikrokontrolera, jeśli częstotliwość oscylatora spadnie poniżej limitu podanego w specyfikacji. Jeśli po resecie częstotliwość taktowania nie zmieni się (a raczej nie wzrośnie do akceptowalnej wartości), sterownik pozostanie w tym stanie. Należy pamiętać, że przekroczenie częstotliwości powyżej ustawionego limitu nie prowadzi do jego zresetowania. Obwód OFD włącza się zawsze po resecie lub po wyjściu sterownika z trybu mikrozapotrzebowania. Aby go wyłączyć, wpisz kolejno 0E1H i 01EH do rejestru OSCR (0A5H). Należy to zrobić w szczególności przed przejściem w tryb mikrokonsumpcji, ponieważ generator zegara jest w nim wyłączony. Obwód może ponownie działać tylko poprzez zresetowanie lub wyjście z trybu mikrokonsumpcji przez zewnętrzne przerwanie. Stan obwodu OFD można określić czytając rejestr OSCR. Jeśli OSCR=0FFH, wykrywanie błędów jest włączone, jeśli OSCR=0FEH, jest wyłączone, WNIOSEK Tak więc zakończyliśmy przegląd funkcji ośmiobitowych mikrokontrolerów z rodziny MCS51, opracowanych i wyprodukowanych przez firmę Intel. Okazały się na tyle skuteczne, że replikacja wielu z nich (z pewnymi udoskonaleniami technologicznymi) trwa do dziś. O stałym popycie na te kontrolery decyduje fakt, że setki tysięcy programistów przyzwyczaiło się do nich, opracowało ogromną ilość oprogramowania i nabyło flotę narzędzi do debugowania i cross-tools. W wielu przypadkach nowa konstrukcja nie wymaga wymiany mikrokontrolera na coś zupełnie nowego, dlatego bardziej celowe jest wykonanie jej na tym, co już jest znane i wyposażone w narzędzia pomocnicze, niż nakłady pracy i pieniędzy na przesiadkę na inny element baza. Z tego powodu Intel regularnie udoskonala swoje kontrolery, aby poszerzyć zakres zadań rozwiązywanych przy ich użyciu. Co więcej, do tej poprawy dołączyły firmy, które nie miały związku z pierwotnym rozwojem. Tak więc dzisiaj mikrokontrolery kompatybilne z tą rodziną są produkowane przez firmy Philips, Siemens, Dallas Semiconductor, Atmel, OKI i kilku mniej znanych producentów, w tym wiele przedsiębiorstw z byłego ZSRR. Wszystkie kontrolery mają ten sam zestaw poleceń i podstawową architekturę, z reguły są kompatybilne w „pinout” i mają podobne algorytmy programowania. Istnieją jednak znaczne różnice w zestawie dodatkowych rejestrów i sprzętu. Tak więc mikrokontrolery Dallas Semiconductor mają dwa rejestry DPTR i mechanizm ich przełączania, produkty Philipsa mają ADC o zwiększonej pojemności, kontrolery Siemensa często mają pamięć zewnętrzną na chipie, adresowaną przez polecenia MOVX itp. literatura
Autor: A.Frunze, Moskwa
Nowy sposób kontrolowania i manipulowania sygnałami optycznymi
05.05.2024 Klawiatura Primium Seneca
05.05.2024 Otwarto najwyższe obserwatorium astronomiczne na świecie
04.05.2024
▪ Chipy fotoniczne Infinera ePIC-500 i oPIC-100 ▪ Przenośna kamera z obsługą kart pamięci SD ▪ Mózgi mężczyzn i kobiet działają inaczej ▪ Napęd optyczny Pioneer BDR-S07J nagrywa dyski BDXL ▪ Pojemny i wytrzymały jonizator grafenowy
▪ sekcja serwisu Wskazówki dla radioamatorów. Wybór artykułu ▪ artykuł Ostatnie twierdzenie Fermata. Historia i istota odkryć naukowych ▪ artykuł Jakie wiatry przynoszą jaką pogodę? Szczegółowa odpowiedź ▪ artykuł Postępowanie z benzyną ołowiową. Standardowe instrukcje dotyczące ochrony pracy
Strona główna | biblioteka | Artykuły | Mapa stony | Recenzje witryn
www.diagram.com.ua |
Zobacz inne artykuły Sekcja 
Najnowsze wiadomości o nauce i technologii, nowa elektronika:
Wszystkie języki tej strony